AD15252
rev. 0 | 页 12 的 20
一个 单独的 频道 能 是 powered 向下 为 moderate 电源
savings. 这 powered-向下 频道 shuts 向下 内部的
电路, 但是 两个都 这 涉及 缓存区 和 shared 涉及
仍然是 powered. 因为 这 缓存区 和 电压 涉及
仍然是 powered, 这 wake-向上 时间 是 减少 至 一些 时钟
循环.
这 数据 format 能 是 选择 为 也 补偿 二进制的 或者 twos
complement. 这个 是 discussed 后来的 在 这
数据 format部分.
定时
这 ad15252 提供 latched 数据 输出 和 一个 pipeline
延迟 的 七 时钟 循环. 数据 输出 是 有 一个
传播 延迟 (t
PD
) 之后 这 rising 边缘 的 这 时钟 信号.
谈及 至
当 使用 仅有的 一个 频道 的 这 ad15252, 这 时钟 为 这
无能 频道 应当 也 是 无能, 或者 扭曲量 occurs 在
这 频道 在 使用.
图示 20为 一个 详细地 定时 图解.
这 长度 的 这 输出 数据 线条 和 这 负载 放置 在
它们 应当 是 使减少到最低限度 至 减少 过往旅客 在里面 这
ad15252. 这些 过往旅客 能 detract 从 这 转换器’s
动态 效能.
数字的 输出
这 ad15252 输出 驱动器 能 是 配置 至 接口
和 2.5 v 或者 3.3 v 逻辑 families 用 相一致 drvdd 至 这
数字的 供应 的 这 连接 逻辑. 这 输出 驱动器 是
sized 至 提供 sufficient 输出 电流 至 驱动 一个 宽 多样性
的 逻辑 families. 不管怎样, 大 驱动 电流 tend 至 导致
电流 glitches 在 这 供应, 这个 能 影响 转换器
效能. 产品 需要 这 模数转换器 至 驱动 大
电容的 负载 或者 大 风扇-outs 能 需要 外部 缓存区 或者
latches.
这 最低 典型 转换 比率 的 这 ad15252 是 1 msps.
在 时钟 比率 在下 1 msps, 动态 效能 能 降级.
数据 format
这 ad15252 数据 输出 format 能 是 配置 为 也
twos complement 或者 补偿 二进制的. 这个 是 控制 用 这 数据
format 选择 管脚 (dfs). 连接 dfs 至 agnd 生产
补偿 二进制的 输出 数据. 相反地, 连接 dfs 至 avdd
formats 这 输出 数据 作 twos complement.
B
–8
一个
–7
B
–7
一个
–6
B
–6
一个
–5
B
–5
一个
–4
B
–4
一个
–3
B
–3
一个
–2
B
–2
一个
–1
B
–1
一个
0
B
0
一个
1
一个
–1
一个
0
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
B
–1
B
0
B
1
B
2
B
3
B
4
B
5
B
6
B
7
B
8
相似物 输入
模数转换器 一个
相似物 输入
模数转换器 b
clk_一个 = clk_b =
mux_选择
d0_一个
–d11_一个
t
ODF
t
ODR
05154-002
图示 20. 例子 的 多路复用 数据 format 使用 这 频道 一个 输出 和 这 一样 时钟 系 至 clk_一个, clk_b, 和 mux_selecT
: 点此下载
