rev. b
AD8381
–13–
AD8381
AD8381
db(0:9)
CLK
XFR
STSQ
INV
ch 0
ch 2
ch 4
ch 6
ch 8
ch 10
ch 1
ch 3
ch 5
ch 7
ch 9
ch 11
12-频道
LCD
VID0
VID1
VID2
VID3
VID4
VID5
VREFHI
VMID
VREFLO
db(0:9)
CLK
XFR
STSQ
INV
VREFHI
VMID
VREFLO
VID0
VID2
VID3
VID4
VID5
e/o
e/o
r/l
r/l
VID1
REFERENCES
VREFHI
VCOM
image 处理器
db(0:9)
CLK
XFR
STSQ1
STSQ2
INV1
INV2
e/o1
e/o2
r/l
h. 反转
CLK
CLK
CLK
CLK
STSQ1
STSQ2
INV1
INV2
HSTART
6 计数器
+2
pixel clk
HSYNC
VSYNC
6 计数器
图示 9. 单独的 数据 总线 12-频道 甚至/odd 系统 块 图解
ch 0
ch 2
ch 4
ch 6
ch 8
ch 10
ch 1
ch 3
ch 5
ch 7
ch 9
ch 11
12-频道
LCD
AD8381
AD8381
db(0:9)
CLK
XFR
STSQ
INV
VID0
VID1
VID2
VID3
VID4
VID5
VREFHI
VMID
VREFLO
db(0:9)
CLK
XFR
STSQ
INV
VREFHI
VMID
VREFLO
VID0
VID1
VID2
VID3
VID4
VID5
e/o
e/o
r/l
r/l
REFERENCES
VREFHI
VCOM
image 处理器
db1(0:9)
CLK
XFR
STSQ
INV1
INV2
e/o
r/l
h. 反转
CLK
HSYNC
VSYNC
INV1
INV2
db2(0:9)
d(0:9) odd
“1”
HSTART
d(0:9) 甚至
6 计数器
pixel clk
+2
d(0:9) 甚至
d(0:9) odd
图示 10. 双 并行的 数据 总线 12-频道 系统 块 图解