首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1131716
 
资料名称:AD8300AR
 
文件大小: 245.24K
   
说明
 
介绍:
+3 Volt, Serial Input Complete 12-Bit DAC
 
 


: 点此下载
  浏览型号AD8300AR的Datasheet PDF文件第1页
1
浏览型号AD8300AR的Datasheet PDF文件第2页
2
浏览型号AD8300AR的Datasheet PDF文件第3页
3

4
浏览型号AD8300AR的Datasheet PDF文件第5页
5
浏览型号AD8300AR的Datasheet PDF文件第6页
6
浏览型号AD8300AR的Datasheet PDF文件第7页
7
浏览型号AD8300AR的Datasheet PDF文件第8页
8
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
rev. 一个
AD8300
–4–
提醒
静电释放 (静电的 释放) 敏感的 设备. 静电的 charges 作 高 作 4000 v readily
accumulate 在 这 人 身体 和 测试 设备 和 能 释放 没有 发现.
虽然 这 ad8300 特性 专卖的 静电释放 保护 电路系统, 永久的 损坏 将
出现 在 设备 subjected 至 高 活力 静电的 discharges. 因此, 恰当的 静电释放
预防措施 是 推荐 至 避免 效能 降级 或者 丧失 的 符合实际.
WARNING!
静电释放 敏感的 设备
绝对 最大 比率
*
V
DD
至 地 . . . . . . . . . . . . . . . . . . . . . . . . . . . . –0.3 v, +7 V
逻辑 输入 至 地 . . . . . . . . . . . . . . . . . . . . . –0.3 v, +7 V
V
输出
至 地 . . . . . . . . . . . . . . . . . . . . . . –0.3 v, v
DD
+ 0.3 V
I
输出
短的 电路 至 地 . . . . . . . . . . . . . . . . . . . . . . 50 毫安
包装 电源 消耗 . . . . . . . . . . . . . (t
J
最大值 – t
一个
)/
θ
JA
热的 阻抗
θ
JA
8-含铅的 塑料 插件 包装 (n-8) . . . . . . . . . . . . . 103
°
c/w
8-含铅的 soic 包装 (所以-8) . . . . . . . . . . . . . . . . 158
°
c/w
最大 接合面 温度 (t
J
最大值) . . . . . . . . . . 150
°
C
运行 温度 范围 . . . . . . . . . . . . –40
°
c 至 +85
°
C
存储 温度 范围 . . . . . . . . . . . . . –65
°
c 至 +150
°
C
含铅的 温度 (焊接, 10 secs) . . . . . . . . . . . . +300
°
C
*stresses 在之上 那些 列表 下面 绝对 最大 比率 将 导致 perma-
nent 损坏 至 这 设备. 这个 是 一个 压力 比率 仅有的; 函数的 运作 的 这
设备 在 这些 或者 任何 其它 情况 在之上 那些 表明 在 这 运算的
sections 的 这个 规格 是 不 暗指. 暴露 至 绝对 最大 比率
情况 为 扩展 时期 将 影响 设备 可靠性.
管脚 配置
所以-8 塑料 插件
1
2
3
4
顶 视图
(不 至 规模)
8
7
6
5
AD8300
V
DD
CS
CLK
SDI
V
输出
LD
CLR
1
4
8
5
订货 手册
包装 包装
模型 INL 温度 描述 选项
AD8300AN
±
2 XIND 8-含铅的 p-插件 n-8
AD8300AR
±
2 XIND 8-含铅的 soic 所以-8
注释
xind = –40
°
c 至 +85
°
c.
这 ad8300 包含 630 晶体管. 这 消逝 大小 measures 72 mil
×
65 mil.
管脚 描述
管脚 # 名字 函数
1V
DD
积极的 电源 供应 输入. 指定 范围
的 运作 +2.7 v 至 +5.5 v.
2
CS
碎片 选择, 起作用的 低 输入. 使不能运转 变换
寄存器 加载 当 高. 做 不 影响
LD
运作.
3 CLK 时钟 输入, 积极的 边缘 clocks 数据 在
变换 寄存器.
4 SDI 串行 数据 输入, 输入 数据 负载 直接地
在 这 变换 寄存器, msb 第一.
5
LD
加载 dac 寄存器 strobes, 起作用的 低.
transfers 变换 寄存器 数据 至 dac 寄存器.
看 真实 表格 i 为 运作. asynchro-
nous 起作用的 低 输入.
6
CLR
resets dac 寄存器 至 零 情况.
异步的 起作用的 低 输入.
7 相似物 和 数字的 地面.
8V
输出
dac 电压 输出, 2.0475 v 全部 规模
和 0.5 mv 每 位. 一个 内部的 tempera-
ture stabilized 涉及 维持 一个 fixed
全部-规模 电压 独立 的 时间, tem-
perature 和 电源 供应 变化.
D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0
SDI
t
CSS
t
LD1
t
CSH
t
LD2
CLK
CS
LD
SDI
CLK
CLR
LD
1LSB
错误 带宽
FS
ZS
t
DS
t
DH
t
CL
t
CH
t
LDW
t
S
t
CLRW
t
S
V
输出
图示 3. 定时 图解
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com