rev. 一个
AD8300
–8–
c1968a–0–5/99
打印 在 美国
外形 维度
维度 显示 在 英寸 和 (mm).
8-含铅的 soic (所以-8)
85
41
0.1968 (5.00)
0.1890 (4.80)
0.2440 (6.20)
0.2284 (5.80)
管脚 1
0.1574 (4.00)
0.1497 (3.80)
0.0500 (1.27)
BSC
0.0688 (1.75)
0.0532 (1.35)
SEATING
平面
0.0098 (0.25)
0.0040 (0.10)
0.0192 (0.49)
0.0138 (0.35)
0.0098 (0.25)
0.0075 (0.19)
0.0500 (1.27)
0.0160 (0.41)
8
0
0.0196 (0.50)
0.0099 (0.25)
45
8-含铅的 塑料 插件 (n-8)
SEATING
平面
0.015
(0.381)
典型值
0.210
(5.33)
最大值
0.022 (0.558)
0.014 (0.356)
0.160 (4.06)
0.115 (2.93)
0.070 (1.77)
0.045 (1.15)
0.130
(3.30)
最小值
8
14
5
管脚 1
0.280 (7.11)
0.240 (6.10)
0.100 (2.54)
BSC
0.430 (10.92)
0.348 (8.84)
0.195 (4.95)
0.115 (2.93)
0.015 (0.381)
0.008 (0.204)
0.325 (8.25)
0.300 (7.62)
15
0
V
OH
和 v
OL
电压 水平. consequently, 为 最佳的 dissipa-
tion 使用 的 cmos 逻辑 相比 ttl 提供 minimal dissipa-
tion 在 这 静态的 状态. 一个 v
INL
= 0 v 在 这 逻辑 输入 管脚
提供 这 最低 备用物品 消耗 的 1.2 毫安 和 一个 +3.3 V
电源 供应.
作 和 任何 相似物 系统, 它 是 推荐 那 这 ad8300
电源 供应 是 绕过 在 这 一样 pc card 那 包含
这 碎片. 图示 8 显示 这 电源 供应 拒绝 相比 fre-
quency 效能. 这个 应当 是 带去 在 账户 当
使用 高等级的 频率 切换-模式 电源 供应 和
波纹 发生率 的 100 khz 和 高等级的.
一个 有利因素 的 这 栏杆-至-栏杆 输出 放大器 使用 在 这
ad8300 是 这 宽 范围 的 usable 供应 电压. 这 部分 是
全部地 指定 和 测试 在 温度 为 运作 从
+2.7 v 至 +5.5 v. 如果 减少 线性 和 源 电流 capa-
bility near 全部 规模 能 是 tolerated, 运作 的 这 ad8300
是 可能 向下 至 +2.1 伏特. 这 最小 运行 供应
电压 相比 加载 电流 plot 在 图示 2 提供 信息
为 运作 在下 v
DD
= +2.7 v.
定时 和 控制
这 ad8300 有 一个 独立的 串行-输入 寄存器 从 这 12-位
dac 寄存器 那 准许 preloading 的 一个 新 数据 值 msb
第一 在 这 串行 寄存器 没有 disturbing 这 呈现 dac
输出 电压 值. 数据 能 仅有的 是 承载 当 这
CS
管脚
是 起作用的 低. 之后 这 新 值 是 全部地 承载 在 这 串行-
输入 寄存器, 它 能 是 asynchronously transferred 至 这 dac
寄存器 用 strobing 这
LD
管脚. 这 dac 寄存器 使用 一个 水平的
敏感的
LD
strobe 那 应当 是 returned 高 在之前 任何 新
数据 是 承载 在 这 串行-输入 寄存器. 在 任何 时间 这
内容 的 这 dac resister 能 是 重置 至 零 用 strobing 这
CLR
管脚 这个 导致 这 dac 输出 电压 至 go 至 零
伏特. 所有 的 这 定时 (所需的)东西 是 详细地 在 图示 3
along 和 表格 i. 控制 逻辑 真实 表格.
所有 数字的 输入 是 保护 和 一个 齐纳类型 静电释放 protection
结构 (图示 22) 那 准许 逻辑 输入 电压 至 超过
这 v
DD
供应 电压. 这个 特性 能 是 有用的 如果 这 用户 是
加载 一个 或者 更多 的 这 数字的 输入 和 一个 5 v cmos 逻辑
输入 电压 水平的 当 运行 这 ad8300 在 一个 +3.3 V
电源 供应. 如果 这个 模式 的 接口 是 使用, 制造 确信 那
这 v
OL
的 这 +5 v cmos 满足 这 v
IL
输入 必要条件 的
这 ad8300 运行 在 3 v. 看 图示 5 为 这 效应 在
数字的 逻辑 输入 门槛 相比 运行 v
DD
供应 电压.
V
DD
逻辑
在
地
图示 22. 相等的 数字的 输入 静电释放 保护
单极的 输出 运作
这个 是 这 基本 模式 的 运作 为 这 ad8300. 这
ad8300 有 被 设计 至 驱动 负载 作 低 作 400
Ω
在
并行的 和 500 pf. 这 代号 表格 为 这个 运作 是 显示
在 表格 ii.
产品 信息
看 dac8512 数据 薄板 为 额外的 应用 电路 ideas.
表格 ii. 单极的 代号 表格
Hexadecimal Decimal
号码 在 号码 在 相似物 输出
dac 寄存器 dac 寄存器 电压 (v)
FFF 4095 +2.0475
801 2049 +1.0245
800 2048 +1.0240
7FF 2047 +1.0235
000 0 +0.0000
: 点此下载
