rev. 0
AD6600
–23–
连接 这 ad6600 和 这 ad6620
这 ad6600 接口 直接地 至 这 ad6620 数字的 receive
信号 处理器 作 显示 在 图示 31. 非 额外的 外部
组件 是 必需的. 便条 那 这 布局 (所需的)东西 dis-
cussed 先前 做 应用 和 deviations 能 结果 在 degraded
效能. 这 数字的 输出 的 这 ad6600 必须连接
直接地 至这 ad6620 输入 和 非 额外的 输出. addi-
tional 加载 在 这 输出 将 compromise 定时 效能.
AD6600
AD6620
(msb) d10
D3
D2
D1
(lsb) d0
D9
D8
D7
D6
D5
D4
IN15
IN14
IN13
IN12
IN11
IN10
IN9
IN8
IN7
IN6
IN5
IN4
IN3
IN2
IN1
IN0
EXP2
EXP1
EXP0
一个/b
CLK
RSSI2
RSSI1
RSSI0
ab_输出
CLK2
ENC
ENC
图示 31. ad6600/ad6620 连接
图示 32 显示 这 定时 详细信息 在 这 ad6600 和 这
ad6620. 在 时钟 1, d[10:0], rssi[2:0], 和 ab_out 是
captured 用 这 ad6620. 自从 ab_输出 有 changed 状态从
这 previous 时钟, 这 d[10:0] 和 rssi[2:0] 是 processed 用
这 ad6620. 这个 时钟 准许 足够的 建制 和 支撑 时间
为 ab_输出, d[10:0], 和 rssi[2:0] 至 是 captured 用 这
ad6620.
在 clock2, d[10:0], rssi[2:0], 和 ab_输出 是 captured
用 这 ad6620. 自从 ab_输出 有 不 changed 从 这
previous 时钟, 这 d[10:0] 和 rssi[2:0] 是 ignored 用 这
ad6620. 这个 时钟 是 影响 仅有的 和 这 ab_输出 建制-
和-支撑 时间.
CLK2
d [10:0]
rssi [2:0]
ab_输出
38.5 38.5
3.0 16.5
7.0
3.0 16.5
12.5
CLOCK1 CLOCK2
图示 32. ad6600 至 ad6620 定时 在 13 MSPS