MOTOROLA
mpc850 (rev. 一个/b/c) 硬件 specifications
11
布局 practices
P
D
= p
INT
+ p
i/o
P
INT
= i
DD
x v
DD
,
watts—chip 内部的 电源
P
i/o
= 电源 消耗 在 输入 和 输出 pins—user 决定
为 大多数 产品 p
i/o
< 0.3
•
P
INT
和 能 是 neglected. 如果 p
i/o
是 neglected
,
一个
近似的 relationship 在 p
D
和 t
J
是:
P
D
= k
÷
(t
J
+ 273
°
c) (2)
solving equations (1) 和 (2) 为 k 给:
k = p
D
•
(t
一个
+ 273
°
c) +
θ
JA
• p
D
2
(3)
在哪里 k 是 一个 常量 pertaining 至 这 particular 部分. k 能 是 决定 从 等式
(3) 用 测量 p
D
(在 equilibrium) 为 一个 知道 t
一个
. 使用 这个 值 的 k
,
这 值 的
P
D
和 t
J
能 是 得到 用 solving equations (1) 和 (2) iteratively 为 任何 值 的 t
一个
.
5.1 布局 practices
各自 v
CC
管脚 在 这 mpc850 应当 是 提供 和 一个 低-阻抗 path 至 这 板’s
供应. 各自 地 管脚 应当 likewise 是 提供 和 一个 低-阻抗 path 至 地面.
这 电源 供应 管脚 驱动 distinct groups 的 逻辑 在 碎片. 这 v
CC
电源 供应 应当
是 绕过 至 地面 使用 在 least 四 0.1 µf 用-通过 电容 located 作 关闭 作
可能 至 这 四 sides 的 这 包装. 这 电容 leads 和 有关联的 打印 电路
查出 连接 至 碎片 v
CC
和 地 应当 是 保持 至 较少 比 half 一个 inch 每 电容
含铅的. 一个 四-layer 板 是 推荐, employing 二 inner layers 作 v
CC
和 地
平面.
所有 输出 管脚 在 这 mpc850 有 快 上升 和 下降 时间. 打印 电路 (pc) 查出
interconnection 长度 应当 是 使减少到最低限度 在 顺序 至 降低 undershoot 和
reflections 造成 用 这些 快 输出 切换 时间. 这个 推荐 特别
应用 至 这 地址 和 数据 busses. 最大 pc 查出 长度 的 六 英寸 是
推荐. 电容 calculations 应当 考虑 所有 设备 负载 作 好 作
parasitic capacitances 预定的 至 这 pc 查出. 注意 至 恰当的 pcb 布局 和 bypassing
变为 特别 核心的 在 系统 和 高等级的 电容的 负载 因为 这些 负载
create 高等级的 瞬时 电流 在 这 v
CC
和 地 电路. 拉 向上 所有 unused 输入 或者
信号 那 将 是 输入 在 重置. 特定的 小心 应当 是 带去 至 降低 这 噪音
水平 在 这 pll 供应 管脚.
: 点此下载
