AD652
rev. c | 页 12 的 28
这个 增益 修整 应当 是 完毕 with 一个 输入 电压 的 9 v, 和
这 输出 频率 应当 是 调整 至 exactly 45% 的 这
时钟 频率. 自从 这 设备 settles 在 一个 分隔-用-2 模式
为 一个 输入 overrange 情况, 调整 这 增益 和 一个 10 v
输入 是 impractical; 这 输出 频率 是 exactly 一个-half 这
时钟 频率 如果 这 增益 是 too 高 和 做 不 改变 和
调整 直到 这 精确的 恰当的 规模 因素 是 达到.
因此, 这 增益 调整 应当 是 完毕 和 一个 9 v 输入.
这 补偿 的 这 运算 放大 将 是 修整 至 零 和 这 修整
scheme 显示 在 图示 14 为 这 cerdip 包装 和
图示 15 为 这 plcc 包装. 一个 方法 的 修整 这
补偿 是 用 grounding 管脚 7 (8) 的 这 cerdip (plcc) 设备
和 observing 这 波形 在 管脚 4. 如果 这 补偿 电压 的 这
运算 放大 是 积极的, 这 积分器 有 saturated 和 这 电压
是 在 这 积极的 栏杆. 如果 这 补偿 电压 是 负的, 那里 是 一个
小 有效的 输入 电流 那 导致 这 ad652 至 oscillate;
一个 sawtooth 波形 是 observed 在 管脚 4. 这 分压器
应当 是 调整 直到 这 downward 斜度 的 这个 sawtooth
变为 非常 慢, 向下 至 一个 频率 的 1 hz 或者 较少. 在 一个
相似物-至-数字的 转换 应用, 一个 easier 方法 至 修整
这 补偿 是 至 应用 一个 小 输入 电压, 此类 作 0.01% 的 这
全部-规模 电压, 和 调整 这 分压器 直到 这 准确无误的
数字的 输出 是 reached.
增益 效能
这 ad652 增益 错误 是 指定 作 这 区别 在 斜度
在 这 真实的 和 这 完美的 转移 函数 在 这 全部-
规模 频率 范围. 图示 16 显示 一个 plot 的 这 典型 增益
错误 改变 相比 这 时钟 输入 频率, normalized 至
100 khz. 图示 16 显示 这 典型 增益 改变 normalized
至 这 原来的 100 khz 增益 如果, 之后 使用 这 ad652 和 一个
全部-规模 时钟 频率 的 100 khz, 这 需要 gating 时间
是 减少 用 增加 这 时钟 频率.
5
–5
–4
–3
–2
–1
0
1
2
3
4
0 500 1000 1500 2000 2500 3000 3500 4000 4500 5000
00798-016
时钟 频率 (khz)
错误 (ppm)
×
10
3
图示 16. 增益 vs. 时钟 输入
涉及 噪音
这 ad652 有 一个 在-板, 精确 缓冲 5 v 涉及
有 至 这 用户. besides 正在 使用 至 补偿 这 nonin-
verting 比较器 输入 在 这 电压-至-频率 模式, 这个
涉及 能 是 使用 为 其它 产品 此类 作 offsetting
这 输入 至 handle 双极 signals 和 供应 桥 excita-
tion. 它 能 源 10 毫安 和 下沉 100 µa, 和 是 短的-电路
保护. 重的 加载 的 这 涉及 做 不 改变 这
增益 的 这 vfc, though 它 做 影响 这 外部 涉及
电压. 为 例子, 一个 10 毫安 加载 interacting 和 一个 0.3 Ω 典型值-
ical 输出 阻抗 改变 这 涉及 电压 用 0.06%.
数字的 接合 仔细考虑
这 ad652 时钟 输入 有 一个 高 阻抗 输入 和 一个
门槛 电压 的 二 二极管 电压 和 遵守 至 数字的
地面 在 管脚 12 (大概 1.2 v 在 房间 温度).
当 这 时钟 输入 是 低, 5 µa 至 10 µa flows 输出 的 这个 管脚.
当 这 时钟 输入 是 高, 非 电流 flows.
这 频率 输出 是 一个 打开 集电级 拉-向下 有能力 的
sinking 10 毫安 和 一个 最大 电压 的 0.4 v. 这个 驱动
6 标准 ttl 输入. 这 打开 集电级 拉-向上 电压 能
是 作 高 作 36 v 在之上 数字的 地面.
组件 选择
这 ad652 integrating 电容 应当 是 0.02 µf. 如果 一个 大
数量 的 正常的 模式 干扰 是 预期的 (更多 比
0.1 v) 和 这 时钟 频率 是 较少 比 500 khz, 一个
integrating 电容 的 0.1 µf 应当 是 使用. mylar,
polypropylene, 或者 polystyrene 电容 应当 是 使用.
这 打开 集电级 拉-向上 电阻 应当 是 选择 至 给
adequately 快 上升 时间. 在 低 时钟 发生率 (100 khz),
大 电阻 值 (一些 kΩ) 和 slower 上升 时间 将 是
tolerated. 不管怎样, 在 高等级的 时钟 发生率 (1 mhz), 一个 更小的
值 电阻 应当 是 使用. 这 加载 的这 逻辑 输入 那
是 正在 驱动 必须 也 是 带去 在 仔细考虑.
为 例子, 如果 二 标准 ttl 负载 是 至 是 驱动, 一个
3.2 毫安 电流 必须 是 sunk, leaving 6.8 毫安 为 这 拉-向上
电阻 如果 这 最大 低 水平的 电压 是 至 是 maintained 在
0.4 v. 一个 680 Ω 电阻 将 因此 是 选择
((5 v – 0.4 v)/6.8 毫安) = 680 Ω.
: 点此下载
