飞利浦 半导体 产品 规格
p89c51rc+/p89c51rd+
80c51 8-位 flash 微控制器 家族
32k/64k isp flash 和 512–1k 内存
1999 oct 27
18
中断 priority 结构
这 89c51rc+/rd+ 有 一个 7-源 四-水平的 中断 结构
(看 表格 7).
那里 是 3 sfrs 有关联的 和 这 四-水平的 中断. 它们 是
这 ie, ip, 和 iph. (看 计算数量 10, 11, 和 12.) 这 iph (interrupt
priority 高) 寄存器 制造 这 四-水平的 中断 结构
可能. 这 iph 是 located 在 sfr 地址 b7h. 这 结构 的
这 iph 寄存器 和 一个 描述 的 它的 位 是 显示 在 图示 12.
这 函数 的 这 iph sfr, 当 联合的 和 这 ip sfr,
确定 这 priority 的 各自 中断. 这 priority 的 各自
中断 是 决定 作 显示 在 这 下列的 表格:
priority 位
中断 PRIORITY 水平的
iph.x ip.x
中断priority 水平的
0 0 水平的 0 (最低 priority)
0 1 水平的 1
1 0 水平的 2
1 1 水平的 3 (最高的 priority)
这 priority scheme 为 servicing 这 中断 是 这 一样 作 那
为 这 80c51. 那里 是 四 中断 水平. 一个 中断 将 是
serviced 作 长 作 一个 中断 的 equal 或者 高等级的 priority 是 不
already 正在 serviced. 如果 一个 中断 的 equal 或者 高等级的 水平的 priority
是 正在 serviced, 这 新 中断 将 wait 直到 它 是 finished 在之前
正在 serviced. 如果 一个 更小的 priority 水平的 中断 是 正在 serviced, 它
将 是 stopped 和 这 新 中断 serviced. 当 这 新
中断 是 finished, 这 更小的 priority 水平的 中断 那 是
stopped 将 是 完成.
表格 7. 中断 表格
源 polling priority 要求 位 硬件 clear? vector 地址
X0 1 IE0 n (l)
1
y (t)
2
03H
T0 2 TP0 Y 0BH
X1 3 IE1 n (l) y (t) 13H
T1 4 TF1 Y 1BH
PCA 5 cf, ccfn
n = 0–4
N 33H
SP 6 ri, 德州仪器 N 23H
T2 7 tf2, exf2 N 2BH
注释:
1. l = 水平的 使活动
2. t = 转变 使活动
EX0
ie (0a8h)
使能 位 = 1 使能 这 中断.
使能 位 = 0 使不能运转 它.
位 标识 函数
ie.7 EA global 使不能运转 位. 如果 ea = 0, 所有 中断 是 无能. 如果 ea = 1, 各自 中断 能 是 individually
使能 或者 无能 用 设置 或者 clearing 它的 使能 位.
ie.6 EC pca 中断 使能 位
ie.5 ET2 计时器 2 中断 使能 位.
ie.4 ES 串行 端口 中断 使能 位.
ie.3 ET1 计时器 1 中断 使能 位.
ie.2 EX1 外部 中断 1 使能 位.
ie.1 ET0 计时器 0 中断 使能 位.
ie.0 EX0 外部 中断 0 使能 位.
SU01037
ET0EX1ET1ESET2ECEA
01234567
图示 10. ie 寄存器
: 点此下载
