AD9911
rev. 0 | 页 21 的 44
表格 4.
clk_模式_sel 管脚 24 fr1 <22:18> pll, 位 = m 振荡器 使能
系统 时钟
(f
sys clk
)
最小值/最大值 频率
范围 (mhz)
高 = 1.8 v 逻辑 4 ≤ m ≤ 20 Yes f
SYSCLK
= f
OSC
× m 100 < f
SYSCLK
< 500
高 = 1.8 v 逻辑 m < 4 或者 m > 20 Yes f
SYSCLK
= f
OSC
20 < f
SYSCLK
< 30
低 4 ≤ m ≤ 20 非 f
SYSCLK
= f
ref clk
× m 100 < f
SYSCLK
< 500
低 m < 4 或者 m > 20 非 f
SYSCLK
= f
ref clk
0 < f
SYSCLK
< 500
涉及 时钟 输入 电路系统
这 涉及 时钟 输入 电路系统 有 二 模式 的 运作.
这 第一 模式 (逻辑 低) configures 这 电路系统 作 一个 输入
缓存区. 在 这个 模式, 这 涉及 时钟 必须 是 交流-结合 至
这 输入 预定的 至 内部的 直流 偏置. 这个 模式 支持 也
差别的 或者 单独的-结束 配置. 如果 单独的-结束
模式 是 desired, 这 complementary 涉及 时钟 输入
(管脚 23) 应当 是 decoupled 至 avdd 或者 agnd 通过 一个 0.1 µf
电容. 这 下列的 三 计算数量 exemplify 一般
涉及 时钟 配置 为 这 ad9911.
1:1
BALUN
ref_clk
管脚 23
涉及
时钟
源
ref_clk
管脚 22
25
Ω
0.1µf
0.1µf
05785-037
25
Ω
图示 38. 典型 涉及 时钟 配置 为 sine 波 源
这 涉及 时钟 输入 能 也 支持 一个 lvpecl 或者
pecl 驱动器 作 这 涉及 时钟 源.
ref_clk
管脚 23
ref_clk
管脚 22
0.1µf
0.1µf
lvpecl/
PECL
驱动器
末端
05785-038
图示 39. 典型 涉及 时钟 配置 为 lvpecl/pecl 源
为 外部 结晶 运作, 两个都 时钟 输入 必须 是 直流-
结合 通过 这 结晶 leads 和 绕过.
图示 40显示 这
配置 当 一个 结晶 是 使用.
ref_clk
管脚 23
25MHz
XTAL
ref_clk
管脚 22
39pF
39pF
05785-039
图示 40. 结晶 配置 为 涉及 时钟 源
可称量的 dac 涉及 电流 控制
模式
设置 这 全部-规模 输出 电流 使用 位 cfr <9:8>, 作 显示
在
Table5.
表格 5.
cfr <9:8> lsb 电流 状态
1 1 全部-规模
0 1 half-规模
1 0 quarter-规模
0 0 eighth-规模
电源-向下 功能
这 ad9911 支持 管脚-控制 电源-向下 加 numer-
ous 软件 可选择的 电源-向下 模式. 软件 控制
电源-向下 准许 这 输入 时钟 电路系统, dac, 和 这
数字的 逻辑 (为 这 primary 和 auxiliary dds cores) 至 是
individually powered.
当 这 pwr_dwn_ctl 输入 管脚 是 高, 这 ad9911
enters 电源-向下 模式 为基础 在 这 fr1 <6> 位. 当 这
pwr_dwn_ctl 输入 管脚 是 低, 这 单独的 电源-向下
位 (cfr <7:4>) 控制 这 电源-向下 模式 的 运作.
看 这
控制 寄存器 描述部分 为 更远 详细信息.
变换 keying 调制
这 ad9911 能 执行 2-/4-/8- 或者 16-水平的 调制 的
频率, 阶段, 或者 振幅 (fsk, psk, ask) 用 应用
数据 至 这 profile 管脚. 同步_clk 必须 是 使能 当
performing fsk, psk, 或者 ask, 当 这 auxiliary dds cores
必须 是 无能. 数字的 电源 向下 (csr 位 <7>) 的 这
auxiliary 途径 是 推荐.
在 增加, 这 ad9911 有 这 能力 至 ramp 向上 或者 ramp
向下 这 输出 振幅 在之前, 在, 或者 之后 一个
调制 (fsk, psk 仅有的) sequence. 这个 是 accomplished 用
使用 这 10-位 输出 scalar. profile 管脚 或者 sdio_1:3 管脚 能
是 配置 至 initiate 这 ramp 向上/ramp 向下 (ru/rd)
运作. 看 这
输出 振幅 控制部分 为
更远 详细信息.
在 调制 模式, 一个 设置 的 控制 位 (cfr<23:22>)
确定 这 类型 (频率, 阶段, 或者 振幅) 的
调制. 这 primary 频道 (ch1) 有 16 profile
寄存器. 寄存器 地址 0x0a 通过 寄存器 地址 0x18
是 profile 寄存器 为 调制 的 频率, 阶段, 或者
振幅. 寄存器 0x04, 寄存器 0x05, 和 寄存器 0x06 是
专心致志的 寄存器 为 频率, 阶段, 和 振幅,
各自.
这些 寄存器 包含 这 最初的 频率, 阶段 补偿 和
振幅 文字. 频率 调制 是 32-位 决议,
阶段 调制 是 14 位, 和 振幅 是 10 位. 当
: 点此下载
