adv7342/adv7343
rev. 0 | 页 12 的 88
clkin_a*
y7 至 Y0
*luma/chroma 时钟 relationship 能 是 inverted
使用 subaddress 0x01, 位 1 和 2.
控制
输出
Cr2Y2Cb2
Y1Cr0Y0Cb0
t
9
t
10
t
12
t
11
t
12
t
11
t
14
t
13
p_hsync,
p_vsync,
控制
输入
p_blank
06399-008
图示 8. ed/hd-ddr 仅有的, 8-位, 4:2:2 ycrcb (
HSYNC
/
VSYNC
) pixel 输入 模式 (输入 模式 010)
Y1Cr0Y0Cb0XY00003FF
*luma/chroma 时钟 relationship 能 是 inverted
使用 subaddress 0x01, 位 1 和 2.
clkin_a*
y7 至 Y0
控制
输出
t
9
t
10
t
12
t
11
t
12
t
11
t
14
t
13
06399-009
图示 9. ed/hd-ddr 仅有的, 8-位, 4:2:2 ycrcb (eav/sav) pixel 输入 模式 (input 模式 010)
t
9
t
10
t
9
t
10
t
11
t
11
Y0
Y1
Y2 Y3
Y4
Y5
ed/hd 输入
sd 输入
s7 至 S0
clkin_一个
Y2Cb2Y1Cr0Y0Cb0
Cr4Cb4Cr2Cb2Cr0Cb0
Cr2
Y6
Cb6c7 至 C0
y7 至 Y0
clkin_b
p_hsync,
p_vsync,
控制
输入
p_blank
s_hsync,
s_vsync
控制
输入
t
12
t
12
06399-010
图示 10. sd 和 ed/hd-sdr, 16-位, 4:2:2 ed/hd 和 8-bit, sd pixel 输入 模式 (input 模式 011)
: 点此下载
