m50flw040a, m50flw040b
6/52
summary 描述
这 m50flw040 是 一个 4 mbit (512kb x8) 非-vola-
tile 记忆 那 能 是 读, erased 和 repro-
grammed. 这些 行动 能 是 执行
使用 一个 单独的 低 电压 (3.0 至 3.6v) 供应. 为
快 程序编制 和 快 erasing 在 生产
线条, 一个 optional 12v 电源 供应 能 是 使用
至 减少 这 erasing 和 程序编制 时间.
这 记忆 是 分隔 在 8 uniform blocks 的
64 kbytes 各自, 三 的 这个 是 分隔 在 16
uniform sectors 的 4 kbytes 各自 (看附录
一个.为 详细信息). 所有 blocks 和 sectors 能 是
erased independently. 所以, 它 是 可能 至 前-
提供 有效的 数据 当 old 数据 是 erased. blocks
能 是 保护 individually 至 阻止 意外的
程序 或者 擦掉 commands 从 modifying 它们的
内容.
程序 和 擦掉 commands 是 写 至 这
command 接口 的 这 记忆. 一个 在-碎片
程序/擦掉 控制 使简化 这 处理 的
程序编制 或者 erasing 这 记忆 用 带去
小心 的 所有 的 这 特定的 行动 那 是 re-
quired 至 更新 这 记忆 内容. 这 终止 的
一个 程序 或者 擦掉 运作 能 是 发现 和
任何 错误 情况 identified. 这 command 设置
至 控制 这 记忆 是 consistent 和 这 je-
dec standards.
二 不同的 总线 接口 是 supported 用 这
记忆:
■
这 primary 接口, 这 fwh/lpc
接口, 使用 intel
’
s 专卖的 firmware
hub (fwh) 和 低 管脚 计数 (lpc)
协议. 这个 有 被 设计 至 除去
这 需要 为 这 isa 总线 在 电流 pc
chipsets. 这 m50flw040 acts 作 这 pc
bios 在 这 低 管脚 计数 总线 为 这些 pc
chipsets.
■
这 secondary 接口, 这 地址/
地址 多路复用 (或者 一个/一个 mux) 接口, 是
设计 至 是 兼容 和 电流 flash
programmers, 为 生产 线条
程序编制 较早的 至 fitting 这 设备 在 一个 pc
motherboard.
这 记忆 是 有提供的 和 所有 这 位 erased
(设置 至
’
1
’
).
: 点此下载
