1997 Apr 02 11
飞利浦 半导体 产品 规格
偏远的 8-位 i/o expander 为 i
2
c-总线
PCF8574
7.2 中断
(看 Figs 12 和 13)
这 pcf8574 提供 一个 打开 流 输出 (int) 这个
能 是 喂养 至 一个 相应的 输入 的 这 微控制器.
这个 给 这些 碎片 一个 类型 的 主控 函数 这个 能
initiate 一个 action elsewhere 在 这 系统.
一个 中断 是 发生 用 任何 rising 或者 下落 边缘 的 这
端口 输入 在 这 输入 模式. 之后 时间 t
iv
这 信号 int 是
有效的.
resetting 和 reactivating 这 中断 电路 是 达到
当 数据 在 这 端口 是 changed 至 这 原来的 设置 或者
数据 是 读 从 或者 写 至 这 端口 这个 有 发生
这 中断.
resetting occurs 作 跟随:
•
在 这 读 模式 在 这 acknowledge 位 之后 这 rising
边缘 的 这 scl 信号
•
在 这 写 模式 在 这 acknowledge 位 之后 这
高-至-低 转变 的 这 scl 信号
•
中断 这个 出现 在 这 acknowledge 时钟
脉冲波 将 是 lost (或者 非常 短的) 预定的 至 这 resetting 的
这 中断 在 这个 脉冲波.
各自 改变 的 这 i/os 之后 resetting 将 是 发现
和, 之后 这 next rising 时钟 边缘, 将 是 transmitted 作
int. 读 从 或者 writing 至 另一 设备 做 不
影响 这 中断 电路.
7.3 quasi-双向的 i/os
(看 图.14)
一个 quasi-双向的 i/o 能 是 使用 作 一个 输入 或者 输出
没有 这 使用 的 一个 控制 信号 为 数据 方向.
在 电源-在 这 i/os 是 高. 在 这个 模式 仅有的 一个 电流
源 至 v
DD
是 起作用的. 一个 额外的 强 拉-向上 至 v
DD
准许 快 rising edges 在 heavily 承载 输出. 这些
设备 转变 在 当 一个 输出 是 写 高, 和 是
切换 止 用 这 负的 边缘 的 scl. 这 i/os 应当
是 高 在之前 正在 使用 作 输入.
handbook, 全部 pagewidth
MBD976
MICROCOMPUTER
INT
INT INT
PCF8574
(1)
PCF8574
(2)
V
DD
INT
PCF8574
(16)
图.12 应用 的 多样的 pcf8574s 和 中断.
图.13 中断 发生 用 一个 改变 的 输入 至 i/o p5.
handbook, 全部 pagewidth
MBD972
S 0 1 0 0 A2 A1 A0 1 一个
开始 情况
1
P5
r/w acknowledge
从 从动装置
1SDA
SCL
数据 在
P5
t
ir
INT
从动装置 地址 (pcf8574) 数据 从 端口
12345678
P
停止
情况
t
iv
: 点此下载
