Intel
®
82845mp/82845mz chipset-mobile (mch-m)
250687-002 数据手册21
R
2.1. host 接口 信号
表格 4. host 接口 信号 描述
信号 名字 类型 描述
ADS#
i/o
AGTL+
地址 strobe:
这 系统 总线 所有权人 asserts
ADS#
至 表明 这 第一 的 二
循环 的 一个 要求 阶段.
BNR#
i/o
AGTL+
块 next 要求:
使用 至 块 这 电流 要求 总线 所有权人 从 issuing 一个
新 要求. 这个 信号 是 使用 至 dynamically 控制 这 系统 总线 pipeline
depth.
BPRI#
O
AGTL+
总线 priority 要求:
这 mch-m 是 这 仅有的 priority 代理 在 这 系统 总线. 它
asserts 这个 信号 至 获得 这 ownership 的 这 地址 总线. 这个 信号 有
priority 在 symmetric 总线 requests 和 将 导致 这 电流 symmetric 所有权人 至
停止 issuing 新 transactions 除非 这
HLOCK#
信号 是 asserted.
BR0#
i/o
AGTL+
总线 要求 0#:
这 mch-m pulls 这 处理器 总线’
BR0#
信号 低 在
cpurst#.
这 信号 是 抽样 用 这 处理器 在 这 起作用的-至-inactive
转变 的
cpurst#.
这 最小 建制 时间 为 这个 信号 是 4 hclks. 这
最小 支撑 时间 是 2 clocks和 这 最大 支撑 时间 是 20 hclks.
BR0#
应当 是 tristated 之后 这 支撑 时间 必要条件 有 被 satisfied.
CPURST#
O
AGTL+
cpu 重置:
这
CPURST#
管脚 是 一个 输出 从 这 mch-m. 这 mch-m asserts
CPURST#
当
RSTIN#
(pcirst# 从 ich3-m) 是 asserted 和 为
大概 1 ms 之后
RSTIN#
是 deasserted. 这
CPURST#
准许 这
处理器’s 至 begin 执行 在 一个 知道 状态.
DBSY#
i/o
AGTL+
数据 总线 busy:
使用 用 这 数据 总线 所有权人 至 支撑 这 数据 总线 为 transfers
需要 更多 比 一个 循环.
DEFER#
O
AGTL+
defer 回馈:
信号 那 这 mch-m 将 terminate 这 transaction 目前
正在 snooped 和 也 一个 deferred 回馈 或者 和 一个 retry 回馈.
dbi[3:0]#
i/o
agtl+ 4x
动态 总线 倒置:
驱动 along 和 这
hd[63:0]#
信号. indicates 如果 这
有关联的 信号 是 inverted 或者 不.
dbi[3:0]#
是 asserted 此类 那 这
号码 的 数据 位 驱动 用电气 低 (低 电压) 在里面 这 相应的
16-位 组 从不 超过 8.
DBI[x]#
数据 位
dbi3# hd[63:48]#
dbi2# hd[47:32]#
dbi1# hd[31:16]#
dbi0# hd[15:0]#
DRDY#
i/o
AGTL+
数据 准备好:
asserted 为 各自 循环 那 数据 是 transferred.
ha[31:3]#
i/o
agtl+ 2x
host 地址 总线: ha[31:3]#
连接 至 这 系统 地址 总线. 在
处理器 循环 这
ha[31:3]#
是 输入. 这 mch-m 驱动
ha[31:3]#
在
snoop 循环 在 behalf 的 hub 接口 和 agp/secondary pci initiators.
ha[31:3]#
是 transferred 在 2x 比率. 便条 那 这 地址 是 inverted 在 这
系统 总线.
hadstb[1:0]#
i/o
agtl+ 2x
host 地址 strobe:
这 源 同步的 strobes 使用 至 转移
ha[31:3]#
和
hreq[4:0]#
在 这 2x 转移 比率.
Strobe
地址 位
hadstb0# ha[16:3]#, hreq[4:0]#
hadstb1# ha[31:17]#
: 点此下载
