Intel
®
82845mp/82845mz chipset-mobile (mch-m)
250687-002 数据手册23
R
2.2. ddr 接口
表格 5. ddr 接口 信号 描述
信号 名字 类型 描述
scs#[3:0]
O
CMOS
碎片 选择:
这些 管脚 选择 这 particular ddr 组件 在 这 起作用的
状态.
便条:
那里 是 一个 scs# 每 ddr-sdram 物理的 所以-dimm 设备 行. 这些
信号 能 是 toggled 在 每 rising 系统 记忆 时钟 边缘.
sma[12:0]
O
CMOS
多路复用 记忆 地址:
这些 信号 是 使用 至 提供 这 多路复用
行 和 column 地址 至 ddr.
sbs[1:0]
O
CMOS
记忆 bank 地址:
这些 信号 定义 这 banks 那 是 选择 在里面
各自 ddr 行. 这 sma 和sbs 信号 联合的 至 地址 每 可能
location 在里面 一个 ddr 设备.
SRAS#
O
CMOS
ddr 行 地址 strobe:
sras# 将 是 heavily 承载 和 需要 2 ddr
时钟 循环 为 建制 时间 至 这 ddrs:
使用 和 scas# 和 swe# (along 和
scs#) 至 定义 这 dram commands.
SCAS#
O
CMOS
ddr column 地址 strobe:
scas# 将 是 heavily 承载 和 需要 2 ddr
时钟 循环 为 建制 时间 至 这 ddrs. 使用 和 sras# 和 swe# (along 和
scs#) 至 定义 这 dram commands.
SWE#
i/o
CMOS
写 使能:
使用 和 scas# 和 sras# (along 和 scs#) 至 定义 这
dram commands. swe# 是 asserted 在 写 至 ddr. swe# 将 是 heavily
承载 和 需要 2 ddr 时钟 循环 为 建制 时间 至 这 ddrs.
sdq[63:0]
i/o
cmos 2x
数据 线条:
这些 信号 是 使用 至 接口 至 这 ddr 数据 总线.
scb[7:0]
i/o
cmos 2x
数据 线条:
这些 信号 是 使用 至 接口 至 这 sdram ecc 信号 (至 是
使用 如果 所以-dimms 支持 ecc).
sdqs[8:0]
i/o
CMOS
数据 strobes:
那里 是 一个 有关联的 数据 strobe (dqs) 为 各自 数据 strobe (dq) 和 审查
位 (cb) 组.
SDQS8
-
> scb[7:0]
sdqs7 -> sdq[63:56]
sdqs6 -> sdq[55:48]
sdqs5 -> sdq[47:40]
sdqs4 -> sdq[39:32]
sdqs3 -> sdq[31:24]
sdqs2 -> sdq[23:16]
sdqs1 -> sdq[15:8]
sdqs0 -> sdq[7:0]
scke[3:0]
O
CMOS
时钟 使能:
这些 管脚 是 使用 至 信号 一个 自-refresh 或者 电源 向下
command 至 一个 ddr 排列 当 进去 系统 suspend. scke 是 也 使用 至
dynamically 电源 向下 inactive ddr rows. 那里 是 一个 scke 每 ddr 行.
这些 信号 能 是 toggled 在 每 rising sclk 边缘.
RCVENOUT#
O
CMOS
时钟 输出:
使用 至 emulate 源-synch clocking 为 读. connects 至
rcvenin#.
RCVENIN#
I
CMOS
时钟 输入:
使用 至 emulate 源-synch clocking 为 读. connects 至
rcvenout#.
: 点此下载
