LXT361
—
整体的 t1/e1 lh/sh transceiver 为 ds1/dsx-1 或者 pri 产品
24
数据手册
3.5.5 其它 diagnostic reports
3.5.5.1 receive 线条 attenuation indication
这 equalizer 状态 寄存器 (等效串联电阻) 提供 一个 approximation 的 这 线条 attenuation encountered
用 这 设备. 这 四 大多数 重大的 位 的 这 寄存器 (等效串联电阻.latn7:4) 表明 线条
attenuation 在 大概 2.9 db 步伐 为 两个都 t1 和 e1 运作 的 这 receive equalizer.
为 instance, 如果 等效串联电阻.latn7:4 是 10 (decimal), 然后 这 接受者 是 seeing 一个 信号 attenuated 用
大概 29 db (2.9 db x 10) 的 缆索 丧失.
3.5.5.2 建造-在 自 测试
lxt361 提供 一个 建造-在 自 测试 (bist) 能力. 这 bist exercises 这 内部的 电路 用
供应 一个 内部的 qrss 模式, 运动 它 通过 这 encoders 和 这 transmit 驱动器 然后
looping 它 后面的 通过 这 receive equalizer, jitter attenuator 和 decoders 至 这 qrss 模式
发现 电路系统. 如果 所有 这 blocks 在 这个 数据 path 函数 correctly, 这 receive 模式 探测器
locks 面向 这 模式. 它 然后 pulls int
低 和 sets 这 下列的 位:
•
tsr.tqrss = 1
•
psr.qrss = 1
•
psr.bist = 1
便条 那 在 bist, 这 tpos/tneg 输入 必须 仍然是 在 逻辑 水平的 = 0
这 大多数 可依靠的 测试 将 结果 当 一个 独立的 tclk 和 mclk 是 应用 和 这 线条
build-输出 (lbo) 是 设置 至 -22.5 db (cr1.ec4:1 = 011x).
3.6 并行的 微处理器 接口
这 lxt361 多路复用 地址/数据 总线 和 定时/控制 信号 是 兼容 和 两个都 这
intel 和 motorola 微处理器. 看图示 16和图示 17为 这 i/o 定时 图解 为
各自 总线. 这 lxt361 发现 和 distinguishes 在 intel 和 motorola 定时 和 然后
automatically 选择 这 适合的 总线 定时. 这 最大 推荐 处理器 速 为
一个 intel 设备 是 20 mhz; 为 一个 motorola 设备, 16.78 mhz. 看
“
测试 规格
”
在
页 36为 微处理器 接口 定时 详细信息.
这 lxt361 包含 five 读/写 和 三 读-仅有的 寄存器 为 控制 和 状态 目的.
表格 6 在 页 26是 一个 summary 的 这 寄存器.Table7通过表格 15identify 和 explain 这
函数 的 这 寄存器 位.
3.6.1 中断 处理
这 lxt361 提供 一个 latched 中断 输出 管脚 (int). 当 使能, 一个 改变 在 任何 的 这
效能 状态 寄存器 位 将 发生 一个 中断. 一个 中断 能 也 是 发生
当 这 elastic store overflows (tsr.esovr) 或者 underflows (tsr.esunf). 当 一个 中断
occurs, 这 int
输出 管脚 是 牵引的 低. 便条 那 这 输出 平台 的 这 int管脚 有 内部的
拉-向下 仅有的. 因此, 各自 设备 那 shares 这 int
线条
需要 一个
外部 拉-向上
电阻
.
: 点此下载
