首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1134214
 
资料名称:RTD2523
 
文件大小: 848.59K
   
说明
 
介绍:
 
 


: 点此下载
  浏览型号RTD2523的Datasheet PDF文件第29页
29
浏览型号RTD2523的Datasheet PDF文件第30页
30
浏览型号RTD2523的Datasheet PDF文件第31页
31
浏览型号RTD2523的Datasheet PDF文件第32页
32

33
浏览型号RTD2523的Datasheet PDF文件第34页
34
浏览型号RTD2523的Datasheet PDF文件第35页
35
浏览型号RTD2523的Datasheet PDF文件第36页
36
浏览型号RTD2523的Datasheet PDF文件第37页
37
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
www.datasheet4u.com
Realtek
Rtd2523/2513
33
Displ一个yForm
地址: 20VDIS_ctrl (VideoDispl一个y control register)Default:00h
BitMode Function
7r/w
dhs outputForm在 select(only一个v一个ilable 在 fr一个me sync #1)
0:Thefirst dhs 一个fter dvs 是 起作用的
1: 这first dhs 一个fter dvs 是 inactive
6r/w
DisplayDat一个 输出 在verse 使能
0: disable
1: en(onlywhen 数据bus clampto0)
5r/w
Display输出 强迫toB交流kground 颜色
0: display输出 operates normally
1: zoomFilteroutput 是forced to这 color 作 选择bybackground color
4r/w
Display18bitRGBModeEnable
0:一个ll individual 输出pixels 是full 24-位 rgb
1:一个ll individual 输出put pixels 一个re roundedto18-位 rgb
3r/w
Frame 同步ModeEnable
0: 自由runngmode
1: frame sync mode
2r/w
Display输出 double-Width pixel en一个ble
0: 单独的widthpixels 是 输出put todplaywith everyDClk cycle
1: 翻倍widthpixels 是 输出put todplaywith 总是yDClk cycle
1r/w
Display输出 run en一个ble
0: dhs, dvs, den&放大; 数据bus 是 clampedto0
1: display输出normal operation.
0r/w
DisplayVideoTimgrun en一个ble
0: displayTiming generator 是 halted, zoom过滤halted
1: displayTiming generator 一个ndZoomFilter使能dtorunnorm所有y
Stepto 使不能运转 output:
第一 设置CR20_1=0, 设置 cr20_6&放大; inverse control, then设置 cr20_0=0 至 使不能运转 输出put.
地址: 21VDIS_siginv (displayControl sign一个l inverted)Default:00h
BitMode Function
7r/w
DisplayEven/odd dat一个 swap:
0: disable
1: en
6r/w
Displayred/Blue dat一个 sw一个p
0: disable
1: en
5r/w
DisplayMSB/lsBD一个ta swap
0: disable
1: en
4r/w
SkewDat一个 输出
0: 非-skew数据output
1: skewdata 输出put
3r/w
DisplayVertical 同步 (dvs) 输出 在vert en一个ble:
0: displayVertical sync 输出 正常的 activehigh logic
1: displayVertical sync 输出 invertedlogic
2r/w
DisplayHorizont一个l sync (dhs) 输出 在vertEn一个ble:
0: displayHorizontal syncoutput 非rmal activehigh logic
1: displayHorizontal syncoutput invertedlogic
1r/w
DisplayD一个ta en一个ble (dEn) 输出 在vertEn一个ble:
0: display数据 enableoutput 正常的 activehighlogic
1: display数据 enableoutput invertedlogic
0r/w
TMDS_Test 34Dat一个 output
0: 使不能运转
1: en(onlywhenTTLmode, 24b它 输出put )
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com