Intel
®
lxt971a 单独的-端口 10/100 mbps phy transceiver
数据手册
19
文档 号码: 249414-003
修订 日期: 六月 18, 2004
Table5lists 信号 描述 的 这 lxt971a transceiver mii 控制 接口 管脚.
A2 63 CRS O
运输车 sense
.
在 half-duplex 运作 (寄存器 位 0.8 = 0), 这 lxt971a
transceiver asserts 这个 输出 当 也 transmitting 或者 接到
数据 packets.
在 全部-duplex 运作 (寄存器 位 0.8 = 1), crs 是 asserted
仅有的 在 receive.
crs assertion 是 异步的 和 遵守 至 rx_clk. crs 是
de-asserted 在 丧失 的 运输车, 同步的 至 rx_clk.
Table4. Intel
®
lxt971a transceiver mii 数据 接口 信号 描述 (薄板 2 的 2)
PBGA
Pin#
LQFP
Pin#
标识 类型 信号 描述
Table5. Intel
®
lxt971a transceiver mii 控制 接口 信号 描述
PBGA
Pin#
LQFP
Pin#
标识 类型 信号 描述
D3 3 MDDIS I
管理 数据 使不能运转
.
当 mddis 是 高, 这 mdio 是 无能 从 读 和 写
行动.
当 mddis 是 低 在 电源-向上 或者 重置, 这 硬件 控制
接口 管脚 控制 仅有的 这 最初的 或者 “default” 值 的 它们的
各自的 寄存器 位.
之后 这 电源-向上/重置 循环 是 完全, 位 控制 reverts 至 这
mdio 串行 频道.
E7 43 MDC I
管理 数据 时钟
.
时钟 为 这 mdio 串行 数据 频道.
最大 频率 是 8 mhz.
D8 42 MDIO i/o
管理 数据 输入/输出
.
双向的 串行 数据 频道 为 phy/sta 交流.
A1 64 mdint_l OD
管理 数据 中断
.
当 寄存器 位 18.1 = 1, 一个 起作用的 低 输出 在 这个 管脚
indicates 状态 改变.
中断 是 cleared 用 读 寄存器 19.
: 点此下载
