proasic3 flash 家族 fpgas
1-2 先进的 v0.2
单独的 碎片
flash-为基础 fpgas store 这 配置 信息
在 在-碎片 flash cells. once 编写程序, 这
配置 数据 是 一个 固有的 部分 的 这 fpga
结构 和 非 外部 configuration 数据 needs 至 是
承载 在 系统 电源-向上(不像 sram-为基础 fpgas).
因此, flash-为基础 proasic3 fpgas 做 不 需要
系统 配置 组件 此类 作 eeproms 或者
微控制器 至 加载 这 设备 配置 数据.
这个 减少 bill-的-材料costs 和 打印 电路
板 (pcb) 范围, 和 增加 安全 和 系统
可靠性.
live 在 电源-向上
actel’s flash-为基础 proasic3 设备 支持 水平的 0 的
这 live-在-电源-向上 分类 标准, hence
helping 在 系统 组件 initialization, executing
核心的 tasks 在之前 这 处理器 wakes 向上, 建制 和
配置 记忆 blocks, 时钟 一代, 和 总线
activity 管理. 这 live-在-电源-向上 特性 的
flash-为基础 proasic3 设备 非常 使简化 总的
系统 设计 和 减少 总的 系统 费用, 常常
eliminating 这 需要 为 complex 可编程序的 逻辑
设备 (cpld) 和 时钟 一代 pll 那 是 使用 为
这个 目的 在 一个 系统.在 增加, glitches 和
brownouts 在 系统 power 将 不 corrupt 这
proasic3 设备的 flash 配置, 和 不像 sram-
为基础 fpgas, 这 设备 将 不 有 至 是 reloaded
当 系统 电源 是 re贮存. 这个 使能 这
减少 或者 完全 除去 的 这 配置
prom, expensive 电压 监控, brownout 发现,
和 时钟 发生器 设备 从 这 pcb 设计. flash-
为基础 proasic3 设备 使简化 总的 系统 设计, 和
减少 费用 和 设计 风险, 当 增加 系统
可靠性 和 improving system initialization 时间.
firm errors
firm errors 出现 大多数 commonly 当 高-活力
neutrons, 发生 在 这 upper atmosphere, strike 一个
配置 cell 的一个 sram fpga. 这 活力 的 这
collision 能 改变 这 state 的 这 configuration cell
和 因此 改变 这 逻辑, routing, 或者 i/o 行为 在 一个
unpredictable 方法. 这些errors 是 impossible 至
阻止 在 sram fpgas. 这consequence 的 这个 类型 的
错误 能 是 一个 完全 系统 失败. firm errors 做
不 exist 在 这 配置 记忆 的 proasic3 flash-
为基础 fpgas. once 它 是 编写程序, 这 flash cell
配置 元素 的 proasic3 fpgas 不能 是
改变 用 高-活力 neutrons 和 是 因此
不受影响 至 它们. recoverable (或者 软) errors 出现 在
这 用户 数据 sram 的 所有 fpga 设备. 这些 能 容易地
是 mitigated 用 使用 错误 发现 和 纠正
(edac) 电路系统 建造 在 这 fpga fabric.
低 电源
flash-为基础 proasic3 设备 展览 电源
特性 类似的 至 一个asic, 制造 它们 一个 完美的
选择 为 电源-敏感的 产品. proasic3 设备
有 仅有的 一个 非常 限制 power-在 电流 surge, 和 非
高-电流 转变 时期, 两个都 的 这个 出现 在
许多 fpgas.
proasic3 设备 也 有 低 动态 电源
消耗量 至 更远 maximize 电源 savings.
先进的 flash 技术
这 proasic3 家族 提供 许多 益处, 包含
nonvolatility 和 reprogrammability 通过 一个
先进的 flash-为基础, 130-nm lvcmos 处理 和
七 layers 的 metal. 标准 cmos 设计 技巧
是 使用 至 执行 逻辑 和 控制 功能. 这
结合体 的 fine granularity, 增强 有伸缩性的
routing resources, 和 abundant flash switches 准许
为 非常 高 逻辑 utilization 没有 compromising
设备 routability 或者 效能. 逻辑 功能 在里面
这 设备 是 interconnected 通过 一个 四-水平的
routing hierarchy.
先进的 architecture
这 专卖的 proasic3 architecture 提供
granularity comparable 至标准-cell asics. 这
proasic3 设备 组成 的 five distinct 和
可编程序的 architectural 特性 (图示 1-1 在 页
1-3和图示 1-2 在 页 1-3):
• 专心致志的 flashrom (从) 记忆
• 专心致志的 sram/先进先出 记忆
1
• extensive 时钟 conditioning 电路系统 (ccc) 和
PLLs
1
• 先进的 i/o 结构
• fpga versatiles
这 fpga 核心 组成 的一个 sea 的 versatiles. 各自
多功能的 能 是 配置作 一个 三-输入 逻辑
函数 或者 一个 d-flip-flop (和 或者 没有 使能) 或者 获得
用 程序编制 这 适合的 flash 转变
interconnections. 这 versatility 的 这 proasic3 核心 tile
作 也 一个 三-输入 看-向上-表格 (lut) 相等的 或者
一个 d-flip-flop/获得 和 使能准许 为 效率高的 使用 的
这 fpga fabric. 这 多功能的 能力 是 唯一的 至 这
actel proasic families 的 flash-为基础 fpgas. versatiles
是 连接 和 任何 的 这 四 水平 的 routing
hierarchy. flash switches are distributed 全部地 这
设备 至 提供 nonvolatile, reconfigurable
interconnect 程序编制. 最大 核心 utilization 是
可能 为 virtually 任何 设计.
在 增加, extensive 在-碎片 程序编制 电路系统
准许 为 迅速, 单独的-电压 (3.3 v) 程序编制 的
这 proasic3 设备 通过 一个 ieee1532 jtag 接口.
1. 这 a3p030 设备 做 不 支持 pll 和 sram.
www.datasheet4u.com
: 点此下载
