proasic3 flash 家族 fpgas
先进的 v0.2
1-5
这 ccc 块 有 这 下列的 关键 特性:
• 宽 输入 频率 范围 (f
在_ccc
) = 1.5 mhz 至
350 mhz
• 输出 频率 范围 (f
输出_ccc
) = 0.75 mhz 至
350 MHz
• 时钟 延迟 调整 通过 可编程序的 和
fixed 延迟 从 –7.56 ns 至 +11.12 ns
• 二 可编程序的 延迟 类型; 谈及 至图示 2-
17 在 页 2-17,表格 2-4 在 页 2-18, 和 这
"特性 supported 在 每 i/o" 部分 在
页 2-29为 更多 信息.
• 时钟 skew minimization
• 时钟 频率 综合 (为 pll 仅有的)
额外的 ccc 规格:
• 内部的 阶段 变换 = 0°, 90°, 180°, 和 270°.
输出 阶段 变换 取决于 在 这 输出 分隔物
配置 (为 pll 仅有的).
• 输出 职责 循环 = 50% ±1.5% 或者 更好的 (为 pll
仅有的)
• 低 输出 jitter: worst 情况 < 2.5% * 时钟 时期
顶峰-至-顶峰 时期 jitter (为 pll 仅有的)
– 70 ps 在 350 mhz
– 90 ps 在 100 mhz
– 180 ps 在 24 mhz
• 最大 acquisition 时间 = 150 µs (为 pll 仅有的)
• 低 电源 消耗量 的 5 mw
• exceptional 容忍 至 输入 时期 jitter –
容许的 输入 jitter 是 向上至 1.5 ns (为 pll 仅有的)
• 四 准确的 阶段; 最大 misalignment
在 调整 阶段 的 40 ps * (350 mhz /
f
输出_ccc
) (为 pll 仅有的)
global clocking
proasic3 设备 有 extensive 支持 为 多样的
clocking domains. 在 增加 至 这 ccc 和 pll 支持
描述 在之上, 那里 是 一个 comprehensive global 时钟
分发 网络.
各自 多功能的 输入 和 输出 端口 有 进入 至 nine
versanets: 六 碎片 (主要的)和 三 quadrant global
网络 (图示 2-10 在 页 2-10). 这 versanets 能
是 驱动 用 这 ccc 或者 直接地 accessed 从 这 核心
通过 multiplexers (muxes). 这 versanets 能 是 使用 至
distribute 低-skew 时钟 信号 或者 为 迅速 分发
的 高-输出 nets.
i/os 和 先进的 i/o standards
这 proasic3 家族 的 fpgas 特性 一个 有伸缩性的 i/o
结构, 支承的 一个 范围的 电压 (1.5 v, 1.8 v,
2.5 v, 和 3.3 v). 在 所有, proasic3 fpgas 支持 许多
不同的 i/o standards,两个都 单独的-结束 和
差别的. 为 更多信息, 看Table 2-19on
页 2-42.
这 i/os 是 有组织的 在banks, 和 二 或者 四
banks 每 设备. 谈及 至表格 2-18 在 页 2-42为
详细信息 在 i/o bank configuration. 这 配置 的
这些 banks 确定 这i/o standards supported (看
表格 2-18 在 页 2-42为 更多 信息).
各自 i/o 单元 包含 一些 输入, 输出, 和
使能 寄存器 (图示 2-23 在 页 2-30). 这些
寄存器 准许 这 implementation 的 这 下列的:
• 单独的-数据-比率 产品
• 翻倍-数据-比率 产品 – ddr lvds i/o 为
要点-至-要点 communications
VersaTiles
这 proasic3 核心 组成 的 versatiles, 这个 有
被 增强 在 这 proasic
加
核心 tiles. 这
proasic3 多功能的 supports 这 下列的:
• 所有 三-输入 逻辑 功能 – lut-3 相等的
• 获得 和 clear 或者 设置
• d-flip-flop 和 clear 或者 设置
• 使能 d-flip-flop 和 clear 或者 设置
谈及 至图示 1-3为 多功能的配置.
为 更多 信息 关于 versatiles, 谈及 至 这
"多功能的" 部分 在 页 2-2.
图示 1-3 •
多功能的 配置
X1
Y
X2
X3
lut-3
数据 Y
CLK
使能
CLR
d-ff
数据 Y
CLK
CLR
d-ff
lut-3 相等的
d-flip-flop 和 clear 或者 设置
使能 d-flip-flop 和 clear 或者 设置
www.datasheet4u.com
: 点此下载
