lpc2101_02_03_1 © koninklijke 飞利浦 electronics n.v. 2006. 所有 权利 保留.
初步的 数据 薄板 rev. 01 — 18 january 2006 14 的 32
飞利浦 半导体
lpc2101/2102/2103
单独的-碎片 16-位/32-位 微控制器
•
建造-在 fractional 波特 比率 发生器 covering 宽 范围 的 波特 比率 没有 一个
需要 为 外部 crystals 的 particular 值.
•
传递 先进先出 控制 使能 implementation 的 软件 (xon/xoff) flow
控制 在 两个都 uarts.
•
uart1 是 配备 和 标准 modem 接口 信号. 这个 单元 也
提供 全部 支持 为 硬件 flow 控制 (自动-cts/rts).
6.10 I
2
c-总线 串行 i/o 控制者
这 lpc2101/2102/2103 各自 包含 二 i
2
c-总线 控制者.
这 i
2
c-总线 是 双向的, 为 inter-ic 控制 使用 仅有的 二 线: 一个 串行 时钟 线条
(scl), 和 一个 串行 数据 线条 (sda). 各自 设备 是 公认的 用 一个 唯一的 地址 和
能 运作 作 也 一个 接受者-仅有的 设备 (e.g., lcd 驱动器) 或者 一个 传输者 和 这
能力 至 两个都 receive 和 send 信息 此类 作 串行 记忆. 传输者
和/或者 接受者 能 运作 在 也 主控 或者 从动装置 模式, 取决于 在 whether 这
碎片 有 至 initiate 一个 数据 转移 或者 是 仅有的 addressed. 这 I
2
c-总线 是 一个 multi-主控 总线,
它 能 是 控制 用 更多 比 一个 总线 主控 连接 至 它.
这 I
2
c-总线 执行 在 lpc2101/2102/2103 支持 位 比率 向上 至 400 kbit/s (快
I
2
c).
6.10.1 特性
•
一致的 和 标准 i
2
c-总线 接口.
•
容易 至 configure 作 主控, 从动装置, 或者 主控/从动装置.
•
可编程序的 clocks 准许 多功能的 比率 控制.
•
双向的 数据 转移 在 masters 和 slaves.
•
multi-主控 总线 (非 central 主控).
•
arbitration 在 同时发生地 transmitting masters 没有 corruption 的 串行
数据 在 这 总线.
•
串行 时钟 同步 准许 设备 和 不同的 位 比率 至 communicate 通过
一个 串行 总线.
•
串行 时钟 同步 能 是 使用 作 一个 handshake mechanism 至 suspend 和
重新开始 串行 转移.
•
这 i
2
c-总线 能 也 是 使用 为 测试 和 diagnostic 目的.
6.11 spi 串行 i/o 控制
这 lpc2101/2102/2103 各自 包含 一个 spi 控制. 这 spi 是 一个 全部 duplex 串行
接口, 设计 至 handle 多样的 masters 和 slaves 连接 至 一个 给 总线. 仅有的
一个 单独的 主控 和 一个 单独的 从动装置 能 communicate 在 这 接口 在 一个 给 数据
转移. 在 一个 数据 转移 这 主控 总是 发送 8 位 至 16 位 的 数据 至 这
从动装置, 和 这 从动装置 总是 发送 8 位 至 16 位 的 数据 至 这 主控.
6.11.1 特性
•
一致的 和 spi 规格.
•
同步的, 串行, 全部 duplex, 交流.
: 点此下载
