a45l9332a 序列
初步的 (october, 2001, version 0.1) 14
amic 技术, 公司
设备 行动
时钟 (clk)
这 时钟 输入 是 使用 作 这 涉及 为 所有 sgram
行动. 所有 行动 是 同步 至 这 积极的
going 边缘 的 这 时钟. 这 时钟 transitions 必须 是
monotonic 在 vil 和 vih. 在 运作 和
Cke 高 所有 输入 是 assumed 至 是 在 有效的 状态 (低 或者
高) 为 这 持续时间 的 设置 向上 和 支撑 时间 周围
积极的 边缘 的 这 时钟 为 恰当的 符合实际 和 icc
规格.
时钟 使能 (clk)
这 时钟 使能 (cke) 门 这 时钟 面向 sgram. 如果
cke 变得 低 synchronously 和 时钟 (设置-向上 和 支撑
时间 一样 作 其它 输入), 这 内部的 时钟 是 suspended
表格 这 next 时钟 循环 和 这 状态 的 输出 和 burst
地址 是 frozen 作 长 作 这 cke 仍然是 低. 所有 其它
输入 是 ignored 从 这 next 时钟 循环 之后 cke 变得
低.当 两个都 banks 是 在 这 空闲 状态 和 cke 变得
低 synchronously 和 时钟, 这 sgram enters 这 电源
向下 模式 表格 这 next 时钟 循环. 这 sgram 仍然是
在 这 电源 向下 模式 ignoring 这 其它输入 作 长
作 cke 仍然是 低. 这 电源 向下 exit 是 同步的
作 这 内部的 时钟 是 suspended. 当 cke 变得 高 在
least “tSS+ 1 时钟” 在之前 这 高 going 边缘 的 这
时钟, 然后 这 sgram 变为 起作用的 从 这 一样
时钟 边缘 accepting所有 这 输入 commands.
bank 选择 (a10)
这个 sgram 是 有组织的 作 二 独立 banks 的
262,144 words x 32 位 记忆 arrays. 这 a10 输入 是
latched 在 这 时间 的 assertion 的
RAS
和
CAS
至 选择
这 bank至 是 使用 为 这 运作. 当 a10 是
asserted 低, bank 一个 是 选择. 当 a10 是 asserted
高, bank b 是 选择. 这 bank 选择 a10 是 latched 在
bank 活动, 读, 写 模式 寄存器 设置 和 precharge
行动.
地址 输入 (a0 ~ a9)
这18 地址 位 必需的 至 decode 这 262,144 文字
locations 是 多路复用 在 10 地址 输入 管脚
(a0~a9). 这 10 位 行 地址 是 latched along 和
RAS
和 a10 在 bank 活动 command. 这 8 位
column 地址 是 latchedalong 和
CAS
,
我们
和 a10
在 读 或者 写 command.
nop 和 设备 deselect
当
RAS
,
CAS
和
我们
是 高, 这 sgram
执行 非 运作 (nop). 非p 做 不 initiate 任何
新 运作, 但是 是 需要 至 完全 行动 这个
需要 更多 比 单独的 时钟 像 bank 活动, burst
读, 自动 refresh, 等 这 设备 deselect 是 也 一个 nop
和 是 entered 用 asserting
CS
high.
CS
高使不能运转
这 command 解码器 所以 那
RAS
,
CAS
和
我们
, dsf
和 所有 这 地址 输入 是 ignored.
电源-向上
这 下列的 sequence 是 推荐 为 电源 向上
1.Power 必须 是 应用 至 也 cke 和 dqm 输入 至
拉 它们 高 和 其它 管脚 是 nop 情况 在 这
输入 在之前 或者 along 和 vdd (和 vddq) 供应.
这 时钟 信号 必须 也 是 asserted 在 这 一样 时间.
2.之后 vdd reaches 这 desired 电压, 一个 minimum
pause 的 200 microseconds 是 必需的 和 输入 在
nop 情况.
3.两个都 banks 必须 是 precharged now.
4.执行 一个 最小 的 2 自动 refresh 循环 至 stabilize
这 内部的 电路系统.
5.执行 一个 模式 寄存器 设置 循环 至 程序 这
cas latency, burst长度 和 burst 类型 作 这 default
值 的 模式 寄存器 是 未阐明的.
在 这 终止 的 一个 时钟 循环 从 这 模式 寄存器 设置
循环, 这 设备 是 准备好 为 运作.
当 这 在之上 sequence 是 使用 为 电源-向上, 所有 这
输出-puts 将 是 在 高 impedance 状态. 这 高
阻抗 的 输出 是 不 有保证的 在 任何 其它
电源-向上 sequence.
cf.) sequence 的 4 &放大; 5 将 是 charged.
模式 寄存器 设置 (mrs)
这 模式 寄存器 stores 这 数据 为 controlling 这 各种各样的
运作 模式 的 sgram. 它 programs这 cas latency,
寻址 模式, burst 长度, 测试 模式 和 各种各样的
vendor 明确的 选项 至 制造 sgram 有用的 为 多样性
的 不同的 产品. 这 default 值 的 这 模式
寄存器 是 不 定义, 因此 这 模式 寄存器 必须 是
写一个fter 电源 向上 至 运作 这 sgram. 这 模式
寄存器 是 写 用 asserting 低 在
CS
,
RAS
,
CAS
,
我们
和dsf (这 sgram 应当 是 在 起作用的
模式 和 cke already 高 较早的 至writing 这 模式
寄存器). 这 状态 的 地址 管脚 a0~a9 和 a10 在 这
一样 循环 作
CS
,
RAS
,
CAS
,
我们
和 dsf going 低
是 这 数据 写 在 这 模式 寄存器. 一个 时钟循环 是
必需的 至 完全 这 写 在 这 模式 寄存器. 这
模式 寄存器 内容 能 是 changed 使用 这 一样
command 和 时钟 循环 (所需的)东西 在 运作 作
长 作 两个都 banks 是 在 这 空闲 状态. 这 模式 寄存器
是 分隔 在 various 地方 取决于 在 符合实际. 这
burst 长度 地方 使用 a0~a2, burst 类型 使用 a3,
寻址 模式 使用 a4~a6, a7~a8 和 a10 是 使用
为 vendor 明确的 选项 或者 测试 模式. 和 这 写 burst
长度 是 编写程序 使用 a9. a7~a8 和 a10 必须是
设置 至 低 为 正常的 sgram 运作.
谈及 至 表格 为 明确的 代号 为 各种各样的 burst 长度,
寻址 模式 和 cas latencies.
: 点此下载
