a45l9332a 序列
初步的 (october, 2001, version 0.1) 15
amic 技术, 公司
设备 行动 (持续)
bank 活动
这 bank 活动 command 是 使用 至 选择 一个 随机的 行
在 一个 空闲 bank. 用 asserting 低 在
RAS
和
CS
和
desired 行 和 bank 地址, 一个 行 进入 是 initiated.
这 读 或者 写 运作 能 出现 之后 一个 时间 延迟 的
t
RCD
(最小值) 从 这 时间 的 bank 触发.t
RCD
(最小值) 是 一个
内部的 定时 参数 的 sgram, 因此 它 是
依赖 在 运行 时钟 频率. 这 最小
号码 的 时钟 循环 必需的 在 bank 活动 和
读 或者 写 command 应当 是 计算 用 dividing
t
RCD
(最小值) 和 循环 时间 的 这 clock 和 然后 rounding 止
这 结果 至 这 next 高等级的 integer. 这 sgram 有 二
内部的 banks 在 这 一样 碎片 和 shares 部分 的 这
内部的 电路系统 至 减少 碎片 范围, 因此 它 restricts
这 触发 的 两个都 banks 立即. 也 这 noise
发生 在 感觉到 的 各自 bank 的 sgram 是 高
需要 一些 时间 为 电源 供应 recover 在之前 这
其它 bank 能 是 sensed reliably.t
RRD
(最小值) specifies 这
最小 时间 必需的 在 activating 不同的 banks.
这 号码 的 时钟 cycles 必需的 在 不同的 bank
触发 必须 是 计算 类似的 至t
RCD
规格.
这 最小 时间 必需的 为 这 bank 至 是 起作用的 至
initiate 感觉到 和 restoring 这 完全 行 的 动态
cells 是 决定 用t
RAS
(最小值) 规格在之前 一个
precharge command 至 那 起作用的 bank 能 是 asserted.
这 最大 时间 任何 bank 能 是 在 这 起作用的 状态 是
决定 用t
RAS
(最大值). 这 号码 的 循环 为 两个都
t
RAS
(最小值) 和t
RAS
(最大值) 能 是 计算 类似的 至t
RCD
规格.
burst read
这 burst 读 command 是 使用 至 进入 burst 的 数据 在
consecutive 时钟 循环 从 一个 起作用的 行 在 一个 起作用的
bank. 这 burst 读 command 是 issued 用 asserting 低
在
CS
和
CAS
和
我们
正在 高 在 这 积极的 边缘
的 这 时钟. 这 bank 必须 是 起作用的 为 在 leastt
RCD
(最小值)
在之前 这 burst 读 command 是 issued. 这 第一 输出
呈现 cas latency 号码 的 时钟 循环 之后 这 公布
的 burst 读 command. 这 burst 长度, burst sequence
和 latency 从 这 burst 读 command 是 决定 用
这 模式 寄存器 这个 是 already 编写程序. 这 burst
读 能 是 initiated 在 任何 column 地址 的 这 起作用的
行. 这 地址 wraps 周围 如果 这 最初的 地址 做
不 开始 从一个 boundary 此类 那 号码 的 输出 从
各自 i/o 是 equal 至 这 burst 长度 编写程序 在 这
模式 寄存器. 这 输出 变得 在 高-阻抗 在 这
终止 的 这 burst, 除非 一个 新 burst 读 是 initiated 至
保持 这 数据 输出 gapless. 这 burst 读 能 是
terminated 用 issuing 另一 burst 读 或者 burst 写 在
这 一样 bank 或者 这 其它 起作用的 bank 或者 一个 precharge
command 至 这 一样 bank. 这 burst 停止 command 是
有效的 仅有的 在 全部 页 burst 长度 在哪里 这 输出 剂量
不 go 在 高 阻抗 在 这 终止 的 burst 和 这
burst 是 wrap 周围.
burst 写
这 burst 写 command 是 类似的 至 burst 读 command,
和 是 使用 至 写 数据 在 这 sgram consecutive 时钟
循环 在 调整 地址 取决于 在 burst 长度
和 burst sequence. 用 asserting 低 在
CS
,
CAS
和
我们
和 有效的 column 地址, 一个 写 burst 是 initiated.
这 数据 输入 是 提供 为 这 最初的 地址 在 这
一样 时钟 循环 作 这 burst 写 command. 这 输入
缓存区 是 deselected 在 这 终止 的 这 burst 长度, 甚至
though 这 内部的 writing 将 不 有 被 完成
还. 这 writing 能 不 完全 至 burst 长度. 这 burst
写 能 是 terminated 用 issuing 一个 burst 读 和 dqm
为 blocking 数据 输入 或者 burst 写 在 这 一样 或者 这
其它 起作用的 bank. 这 burst 停止 command 是 有效的 仅有的 在
全部 页 burst 长度 在哪里 这 writing 持续 在 这 终止
的 burst 和 这 burst 是 wrap 周围. 这 写 burst 能
也 是 terminated 用using dqm 为 blocking 数据 和
precharging 这 bank “t
RDL
” 之后 这 last 数据 输入 至 是
写 在 这 起作用的 行. 看 dqm 运作 也.
dqm 运作
这 dqm 是 使用 至 掩饰 输入 和 输出 运作. 它
工作 类似的 至
OE
during 读 运作 和 inhibits
writing 在 写 运作. 这 读 latency 是 二
循环 从 dqm 和 零 循环 为 写, 这个 意思
dqm masking occurs 二 循环 后来的 在 这 读 循环 和
occurs 在 这 一样 循环 在 写 循环. dqm operati在
是 同步的 和 这 时钟, 因此 这 masking occurs
为 一个 完全 循环. 这 dqm 信号 是 重要的 在
burst 中断 的 写 和 读 或者 precharge 在 这
sgram. 预定的 至 异步的 nature 的 这 内部的 写,
这 dqm 运作 是 critical 至 避免 unwanted 或者
incomplete 写 当 这 完全 burst 写 是 不
必需的. dqm 是 也 使用 为 设备 选择, 字节
选择 和 总线 控制 在 一个 记忆 系统. dqm0
控制 dq0 至 dq7, dqm1 控制 dq8 至 dq15, dqm2
控制 dq16to dq23, dqm3 控制 dq24 至 dq31.
dqm masks 这 dq’s 用 一个 字节 regardless 那 这
相应的 dq’s 是 在 一个 状态 的 wpb masking 或者 pixel
masking. 请 谈及 至 dqm 定时 图解 也.
Precharge
这 precharge 运作 是 执行 在 一个 起作用的 bank 用
asserting 低 在
CS
,
RAS
,
我们
和 a9 和 有效的 a10 的
这 bank 至 是 precharged. 这 precharge command 能
是 asserted anytime 之后t
RAS
(最小值) 是 satisfied 从 这
bank 活动 command 在这 desired bank. “t
RP
” 是 定义
作 这 最小 时间 必需的 至 precharge 一个 bank.
这 最小 号码 的 时钟 循环 必需的 至 完全
行 precharge 是 计算 用 dividing “t
RP
” 和 时钟 循环
时间 和 rounding 向上 至 这 next 高等级的 integer. care
应当 是 带去 至 制造 确信 那 burst 写 是 完成
或者 dqm 是 使用 至 inhibit writing 在之前 precharge
: 点此下载
