1996 Oct 25 17
飞利浦 半导体 产品 规格
video 处理器 和 自动 截-止
和 白 水平的 控制
TDA4680
注释 至 这 特性
1. 这 值 的 这
−
(b
−
y) 和
−
(r
−
y) colour 区别 输入 信号 是 为 一个 75% colour-柱状 信号.
2. 这 管脚 是 capacitively 结合 至 一个 低 ohmic 源, 和 一个 推荐 最大 输出 阻抗 的 600
Ω
.
3. 这 白 电位器 影响 这 amplitudes 的 这 rgb 输出 信号 包含 这 白 度量 脉冲.
4. 这 rgb 输出 在 管脚 24, 22 和 20 是 发射级 followers 和 电流 来源.
5. sandcastle 脉冲 是 对照的 和 内部的 门槛 电压 独立 的 v
P
. 这 门槛 电压
独立的 这 组件 的 这 sandcastle 脉冲波. 这 particular 组件 是 发生 当 这 电压 在 管脚 14
超过 这 定义 内部的 门槛 电压.
这 内部的 门槛 电压 (控制 位 sc5 = 0) 是:
1.5 v 为 horizontal 和 vertical blanking 脉冲
3.5 v 为 horizontal 脉冲
6.0 v 为 这 burst 关键 脉冲波.
这 内部的 门槛 电压 (控制 位 sc5 = 1) 是:
1.5 v 为 horizontal 和 vertical blanking 脉冲
3.5 v 为 这 burst 关键 脉冲波.
6. 一个 sandcastle 脉冲波 和 一个 最大 电压 equal 至 (v
P
+ 0.7 v) 是 得到 用 限制的 一个 12 v sandcastle 脉冲波.
7. 平均 beam 电流 限制的 减少 这 contrast, 在 最小 contrast 它 减少 这 明亮.
8. 顶峰 驱动 限制的 减少 这 rgb 输出 用 减少 这 contrast, 在 最小 contrast 它 减少 这 明亮.
这 最大 rgb 输出 是 决定 通过 这 i
2
c-总线 下面 sub-地址 0ah. 当 一个 rgb 输出 超过
这 最大 电压, 顶峰 驱动 限制的 是 delayed 用 一个 horizontal 线条.
I
2
c-总线 transceiver 时钟 scl (管脚 28)
f
SCL
输入 频率 范围 0
−
100 kHz
V
IL
低 水平的 输入 电压
−−
1.5 V
V
IH
高 水平的 输入 电压 3.0
−
6.0 V
I
IL
低 水平的 输入 电流 V
28
= 0.4 V
−
10
−−µ
一个
I
IH
高 水平的 输入 电流
−−
10
µ
一个
t
L
时钟 脉冲波 低 4.7
−−µ
s
t
H
时钟 脉冲波 高 4.0
−−µ
s
t
r
上升 时间
−−
1.0
µ
s
t
f
下降 时间
−−
0.3
µ
s
I
2
c-总线 transceiver 数据 输入/输出 sda (管脚 27)
V
IL
低 水平的 输入 电压
−−
1.5 V
V
IH
高 水平的 输入 电压 3.0
−
6.0 V
I
IL
低 水平的 输入 电流 V
27
= 0.4 V
−
10
−−µ
一个
I
IH
高 水平的 输入 电流
−−
10
µ
一个
I
OL
低 水平的 输出 电流 V
27
= 0.4 V 3.0
−−
毫安
t
r
上升 时间
−−
1.0
µ
s
t
f
下降 时间
−−
0.3
µ
s
t
su;dat
数据 设置-向上 时间 0.25
−−µ
s
标识 参数 情况 最小值 典型值 最大值 单位
: 点此下载
