一个-数据
ADS7616A4A
管脚 描述
管脚 名字 函数
CLK 系统 时钟 起作用的 在 这 积极的 边缘 至 样本 所有 输入.
cke 时钟 使能 毫安sks 系统 时钟 至 freeze运作 从 这 next 时钟 循环. cke
应当 是 使能 在 least 在 循环 较早的 新 command. 使不能运转 输入
缓存区 为 电源 向下 在 备用物品
/cs 碎片 选择 使不能运转 或者 使能 设备 运作 用 masking 或者 enabling 所有 输入
除了 clk, cke 和 l(u)dqm
A0~A11 地址 行 / column 地址 是 多路复用 在 这 一样 管脚.
行 地址 : ra0~ra11
column 地址 : ca0~ca8
BA0~BA1 banks 选择 选择 bank 至 是 使活动 在 行 地址 获得 时间.
选择 bank 为 读 / 写 在 column 地址 获得 时间.
DQ0~DQ15 数据 数据 输入 / 输出 是 多路复用 在 这 一样 管脚.
l(u)dqm 数据 掩饰 制造 数据 输出 hi-z,
/ras 行 地址 strobe latches 行 地址 在 这 积极的 边缘 的 这 clk 和 /ras 低
/cas column 地址 strobe latches column 地址 在 这 积极的 边缘 的 这 clk 和 /cas 低
/我们 写 使能 使能 写 运作 和 行 recharge.
vdd/vss 电源 供应/地面 电源 和 地面 为 这 输入 缓存区 和 这 核心 逻辑.
V
DDQ
/v
SSQ
数据 输出 电源/地面 电源 供应 为 输出 缓存区.
NC 非 连接 这个 管脚 是 推荐 至 是 left 非 连接 在 这 设备.
块 图解
CLK
CKE
时钟
发生器
地址
/cs
/ras
/cas
/我们
l(u)dqm
模式
寄存器
command 解码器
控制 逻辑
行 解码器
地址
缓存区
&放大;
Refresh
计数器
Column
地址
缓存区
&放大;
Refresh
计数器
Bank0
Bank2
Bank3
Bank1
放大器
column 解码器
数据 控制 电路
数据 获得
DQ
rev 1.0 april, 2001
2
: 点此下载
