TDA9111
9/43
便条: 3 这个 延迟 是 需要 至 避免 一个 wrong 发现 的 极性 改变 在 这 情况 的 一个 composite 同步.
4 看 图示 10 为 explanation 的 涉及 阶段.
5 这些 参数 是 不 测试 在 各自 单位. 它们 是 量过的 在 我们的 内部的 资格.
6 一个 大 范围 将 是 得到 用 应用.
7 当 在 0xxx xxxx, (hmoiré/hlock 不 选择), 管脚 3 是 一个 DAC 和 0.3...2.75v 范围. When 在 1xxx xxxx
(hmoiré/hlock 选择) 和 PLL1 是 锁, 管脚 3 提供 这 波形 为 hmoiré. 看 也 Moiré
部分.
8 Hjit = 10
6
x(标准 背离/horizontal 时期).
9 职责 循环 是 这 比率 在 这 输出 晶体管 止 time 和 这 时期. 这 scanning 晶体管 是
控制 止 当 这 输出 晶体管 是 的f.
10 最初的 情况 为 Safe 开始 向上.
2nd PLL 部分 和 HORIZONTAL OUTPUT SECTION
FBth Flyback 输入 门槛 电压 (管脚 12) 0.65 0.75 V
Hjit Horizontal Jitter
(8)
在 31.4khz 70 ppm
HDmin
HDmax
Horizontal 驱动 输出放 职责-循环 (管脚
26)
(9)
sub-地址 00
字节 x1111111
字节 x0000000
(10)
30
65
%
%
XRAYth
x-ray 保护 输入 门槛 volt-
age,
管脚 25, (看 fig. 14) 7.6 8.2 8.8 V
Vphi2
内部的 夹紧 水平 在 2nd PLL
循环 过滤 (管脚 4)
低 水平的
高 水平的
1.6
4.2
V
V
VSCinh
Inhibition 门槛 (这 情况 V
CC
<
VSCinh 将 停止 h-输出, v-输出, b-输出 和
重置 x-ray)
管脚 29 7.5 V
HDvd Horizontal 驱动 输出放 (低 水平的) 管脚 26, I
输出
= 30mA 0.4 V
标识 参数 测试 情况 最小值 典型值 最大值 单位
: 点此下载
