飞利浦 半导体 产品 数据 薄板
PCA955516-位 i
2
c 和 smbus i/o 端口 和 中断
2004 sep 30
15
交流 规格
标识 参数
标准 模式
I
2
c-总线
快 模式
I
2
c-总线
单位
最小值 最大值 最小值 最大值
f
SCL
运行 频率 0 100 0 400 kHz
t
BUF
总线 自由 时间 在 停止 和 开始 情况 4.7 — 1.3 —
µ
s
t
hd;sta
支撑 时间 之后 (重复的) 开始 情况 4.0 — 0.6 —
µ
s
t
su;sta
重复的 开始 情况 建制 时间 4.7 — 0.6 —
µ
s
t
su;sto
建制 时间 为 停止 情况 4.0 — 0.6 —
µ
s
t
vd;ack
有效的 时间 的 ack 情况
2
0.3 3.45 0.1 0.9
µ
s
t
hd;dat
数据 在 支撑 时间 0 — 0 — ns
t
vd;dat
数据 输出 有效的 时间
3
300 — 50 — ns
t
su;dat
数据 建制 时间 250 — 100 — ns
t
低
时钟 低 时期 4.7 — 1.3 —
µ
s
t
高
时钟 高 时期 4.0 — 0.6 —
µ
s
t
F
时钟/数据 下降 时间 — 300 20 + 0.1c
b
1
300 ns
t
R
时钟/数据 上升 时间 — 1000 20 + 0.1c
b
1
300 ns
t
SP
脉冲波 宽度 的 尖刺 那 必须 是 suppressed 用 这 输入 过滤 — 50 — 50 ns
端口 定时
t
PV
输出 数据 有效的 — 200 — 200 ns
t
PS
输入 数据 建制 时间 150 — 150 — ns
t
PH
输入 数据 支撑 时间 1 — 1 —
µ
s
中断 定时
t
IV
中断 有效的 — 4 — 4
µ
s
t
IR
中断 重置 — 4 — 4
µ
s
注释:
1. C
b
= 总的 电容 的 一个 总线 线条 在 pf.
2. t
vd;ack
= 时间 为 acknowledgement 信号 从 scl 低 至 sda (输出) 低.
3. t
vd;dat
= 最小 时间 为 sda 数据 输出 至 是 有效的 下列的 scl 低.
SDA
SCL
SU01469
t
hd;sta
t
F
S
t
低
t
R
t
hd;dat
t
su;dat
t
高
t
F
t
su;sta
S
R
t
hd;sta
t
SP
t
su;标准
P
t
R
t
BUF
S
图示 15. 定义 的 定时
: 点此下载
