飞利浦 半导体 产品 数据 薄板
PCA9512水平的 shifting hot swappable i
2
c 和 smbus 缓存区
2004 oct 05
5
最大 号码 的 设备 在 序列
各自 缓存区 adds 关于 0.065 v 动态 水平的 补偿 在 25
°
c 和
这 补偿 大 在 高等级的 温度. 最大 补偿 (v
OS
) 是
0.150 v. 这 低 水平的 在 这 信号 origination 终止 (主控) 是
依赖 在之上 这 加载 和 这 仅有的 规格 要点 是 这
I
2
c-总线 规格 的 3 毫安 将 生产 v
OL
< 0.4 v, 虽然 如果
lightly 承载 这 v
OL
将 是
∼
0.1 v. 假设 v
OL
= 0.1 v 和
V
OS
= 0.1 v, 这 水平的 之后 四 缓存区 将 是 0.5 v, 这个 是 仅有的
关于 0.1 v 在下 这 门槛 的 这 rising 边缘 accelerator (关于
0.6 v). 和 好 小心 一个 系统 和 四 缓存区 将 工作, 但是 作
这 v
OL
moves 向上 从 0.1 v, 噪音 或者 bounces 在 这 线条 将 结果
在 firing 这 rising 边缘 accelerator 因此 introducing false 时钟
edges. 一般地 它 是 推荐 至 限制 这 号码 的 缓存区 在
序列 至 二.
这 pca9510 (上升 时间 accelerator 是 permanently 无能) 和
这 pca9512 (上升 时间 accelerator 能 是 转变 止) 是 一个 little
不同的 和 这 上升 时间 accelerator 转变 止 因为 这 上升
时间 accelerator 将 不 拉 这 node 向上, 但是 这 一样 逻辑 那
转变 在 这 accelerator 转变 这 拉-向下 止. 如果 这 v
IL
是 在之上
∼
0.6 v 和 一个 rising 边缘 是 发现, 这 拉-向下 将 转变 止 和
将 不 转变 后面的 在 直到 一个 下落 边缘 是 发现; 所以 如果 这 噪音 是
小 足够的 它 将 是 可能 至 使用 更多 比 二 pca9510 或者
pca9512 部分 在 序列 但是 是 不 推荐.
主控
缓存区 一个
从动装置 b
缓存区 b
从动装置 c
缓存区 c
SW02353
一般
node
图示 4.
考虑 一个 系统 和 三 缓存区 连接 至 一个 一般 node
和 交流 在 这 主控 和 从动装置 b 那 是
连接 在 也 终止 的 缓存区 一个 和 缓存区 b 在 序列 作 显示
在 图示 4. 考虑 如果 这 v
OL
在 这 输入 的 缓存区 一个 是 0.3 v 和
这 v
OL
的 从动装置 b (当 acknowledging) 是 0.4 v 和 这 方向
changing 从 主控 至 从动装置 b 和 然后 从 从动装置 b 至 主控.
在之前 这 方向 改变 你 将 注意到 v
IL
在 这 输入 的
缓存区 一个 的 0.3 v 和 它的 输出, 这 一般 node, 是
∼
0.4 v. 这
输出 的 缓存区 b 和 缓存区 c 将 是
∼
0.5 v, 但是 从动装置 b 是
驱动 0.4 v, 所以 这 电压 在 从动装置 b 是 0.4 v. 这 输出 的
缓存区 c 是
∼
0.5 v. 当 这 主控 拉-向下 转变 止, 这 输入 的
缓存区 一个 rises 和 所以 做 它的 输出, 这 一般 node, 因为 它
是 这 仅有的 部分 驱动 这 node. 这 一般 node 将 上升 至 0.5 v
在之前 缓存区 b’s 输出 转变 在, 如果 这 拉-向上 是 强 这 node 将
bounce. 如果 这 bounce 变得 在之上 这 门槛 为 这 rising 边缘
accelerator
∼
0.6 v 这 accelerators 在 两个都 缓存区 一个 和 缓存区 c
将 fire contending 和 这 输出 的 缓存区 b. 这 node 在 这 输入
的 缓存区 一个 将 go 高 作 将 这 输入 node 的 缓存区 c. 之后 这
一般 node 电压 是 稳固的 为 一个 当 这 rising 边缘
accelerators 将 转变 止 和 这 一般 node 将 返回 至
∼
0.5 v
因为 这 缓存区 b 是 安静的 在. 这 电压 在 两个都 这 主控 和
从动装置 c nodes 将 然后 下降 至
∼
0.6 v 直到 从动装置 b 转变 止. 这个
将 不 导致 一个 失败 在 这 数据 线条 作 长 作 这 返回 至
0.5 v 在 这 一般 node (
∼
0.6 v 在 这 主控 和 从动装置 c)
occurred 在之前 这 数据 建制 时间. 如果 这个 是 这 scl 线条, 这
部分 在 缓存区 一个 和 缓存区 c 将 看 一个 false 时钟 相当 比 一个
拉长 时钟, 这个 将 导致 一个 系统 错误.
传播 延迟
这 延迟 为 一个 rising 边缘 是 决定 用 这 联合的 拉-向上
电流 从 这 总线 电阻器 和 这 pca9512 和 这 有效的
电容 在 这 线条. 如果 这 拉-向上 电流 是 这 一样, 任何
区别 在 电容 在 这 二 sides. 这 t
PLH
将 是
负的 如果 这 输出 电容 是 较少 比 这 输入 电容
和 将 是 积极的 如果 这 输出 电容 是 大 比 这
输入 电容, 当 这 电流 是 这 一样.
这 t
PHL
能 从不 是 负的 因为 这 输出 做 不 开始 至
下降 直到 这 输入 是 在下 0.7v
CC
(或者 0.7v
CC2
为 sdaout 和
sclout) 和 这 输出 拉 向下 转变 在 有 一个 nonzero 延迟,
和 这 输出 有 一个 限制 最大 回转 比率 和 甚至 它 这
输入 回转 比率 是 慢 足够的 那 这 输出 catches 向上 它 将 安静的
lag 这 下落 电压 的 这 输入 用 这 补偿 电压, 这
最大 t
PHL
occurs 当 这 输入 是 驱动 低 和 零 延迟
和 这 输出 是 安静的 限制 用 它的 转变 在 延迟 和 这 下落 边缘
回转 比率, 这 输出 下落 边缘 回转 比率 (这个 是 一个 函数 的
温度, v
CC
或者 v
CC2
, 和 处理) 作 好 作 加载 电流 和
加载 电容.
上升 时间 accelerators
在 积极的 总线 transitions 一个 2 毫安 电流 源 是 切换 在
至 quickly 回转 这 sda 和 scl 线条 高 once 这 输入 水平的 的
0.6 v 是 超过. 这 rising 边缘 比率 应当 是 在 least 1.25 v/
µ
s
至 保证 转变 在 的 这 accelerators.
acc boost 电流 使能
用户 having lightly 承载 系统 将 wish 至 使不能运转 这
上升-时间 accelerators. 驱动 这个 管脚 至 地面 转变 止 这
上升-时间 accelerators 在 所有 四 sda 和 scl 管脚. 驱动 这个 管脚
至 这 v
CC2
电压 使能 正常的 运作 的 这 上升-时间
accelerators.
: 点此下载
