2003 Oct 02 20
飞利浦 半导体 产品 规格
I
2
c-总线 控制 单独的 和 multistandard
排成直线-自由 如果-pll demodulators
tda9885; tda9886
9.2.4 D
ATA 字节 为 数据 模式
表格 14
位 描述 的 sad 寄存器 为 数据 模式 (sad = 10)
便条
1. 为 积极的 调制 choose 6.5 mhz.
表格 15
选项 在 扩展 tv 模式; 位 B3 = 0 的 sad 00 寄存器
便条
1. 这 相应的 端口 函数 有 至 是 无能 (设置 至 ‘high-阻抗’); 看 表格 11 和 chapter 12, 表格
的 特性, 便条 12.
位 值 描述
E7
vif-agc 和 端口 特性
依赖 在 位 e5; 看 表格 15
E6
L 标准 pll gating
1 gating 在 情况 的 36 % 积极的 调制
0 gating 在 情况 的 0 % 积极的 调制
E5
vif, sif 和 tuner 最小 增益
依赖 在 位 e7; 看 表格 15
E4 至 E2
vision intermediate 频率 选择
看 表格 16
E1 和 E0
声音 intercarrier 频率 选择 (声音 2nd 如果)
00 f
FM
= 4.5 MHz
01 f
FM
= 5.5 MHz
10 f
FM
= 6.0 MHz
11 f
FM
= 6.5 mhz; 便条 1
函数
位 E7 = 0 位 E7 = 1
位 E5 = 0 位 E5 = 1 位 E5 = 0 位 E5 = 1
管脚 OP1 端口 函数 端口 函数 端口 函数 vif-agc 外部 输入
(1)
管脚 OP2 端口 函数 端口 函数 vif-agc 输出
(1)
端口 函数
增益 正常的 增益 最小 增益 正常的 增益 外部 增益
: 点此下载
