rev. 0
AD10226
–11–
调和的 扭曲量
这 比率 的 这 rms 信号 振幅 至 这 rms 值 的 这 worst
调和的 组件.
integral 非线性
这 背离 的 这 转移 函数 从 一个 涉及 线条 量过的
在 fractions 的 1 lsb 使用 一个 “best 笔直地 line” 决定 用
一个 least 正方形的 曲线 合适.
最小 转换 比率
这 encode 比率 在 这个 这 snr 的 这 最低 相似物 信号
频率 drops 用 非 更多 比 3 db 在下 这 有保证的 限制.
最大 转换 比率
这ENCODE比率 在 这个 参数 测试 是 执行.
输出 传播 延迟
这 延迟 在 这 50% 要点 的 这 rising 边缘 的 en代号
command 和 这 时间 当 所有 输出 数据 位 是 在里面 有效的
逻辑 水平.
电源 供应 拒绝 比率
这 比率 的 一个 改变 在 输出 补偿 电压 至 一个 改变 在
电源 供应 电压.
信号-至-噪音-和-扭曲量 (sinad)
这 比率 的 这 rms 信号 振幅 (设置 在 1 db 在下 全部-规模)
至 这 rms 值 的 这 总 的 所有 其它 谱的 组件,
excluding 这 第一 六 和声学 和 直流. [may 是 reported 在 dbc
(i.e., degrades 作 信号 水平 是 lowered) 或者 在 dbfs (总是
related 后面的 至 转换器 全部-规模).]
信号-至-噪音 比率 (没有 和声学)
这 比率 的 这 rms 信号 振幅 (设置 在 1 db 在下 全部-规模)
至 这 rms 值 的 这 总 的 所有 其它 谱的 组件,
excluding 这 第一 六 和声学 和 直流. [may 是 reported 在
dbc (i.e., degrades 作 信号 水平 是 lowered) 或者 在 dbfs (总是
related 后面的 至 转换器 全部-规模).]
spurious-自由 动态 范围
这 比率 的 这 rms 信号 振幅 至 这 rms 值 的 这 顶峰
spurious 谱的 组件. 这 顶峰 spurious 组件 将
或者 将 不 是 一个 调和的. [may 是 reported 在 dbc (i.e., degrades
作 信号 水平 是 lowered) 或者 在 dbfs (总是 related 后面的 至
转换器 全部-规模).]
二-声调 交调 扭曲量 拒绝
这 比率 的 这 rms 值 的 也 输入 声调 至 这 rms 值
的 这 worst 第三 顺序 交调 产品; reported 在 dbc.
电压 standing 波 比率 (vswr)
这 比率 的 这 振幅 的 这electric地方 在 一个 电压 最大
至 那 在 一个 调整 电压 最小.
应用 注释
theory 的 运作
这 ad10226 是 一个 高-动态-范围 双 12-位, 125 MHz
subrange pipeline 转换器 那 使用 切换 电容 archi-
tecture. 这 相似物 输入 部分 使用 一个
在
a2/b2 在 1.84 v p-p
和 一个 输入 阻抗 的 50
Ω
. 这 相似物 输入 包含 一个
交流-结合 wideband 1:1 变压器, 这个 提供 高 动态
范围 和 snr 当 维持 vswr 和 增益 flatness. 这
模数转换器 包含 一个 高 带宽 直线的 追踪/支撑 那 给 excel-
lent spurious 效能 向上 至 和 在之外 这 nyquist 比率. 这
高 带宽 追踪/支撑 有 一个 低 jitter 的 0.25 ps rms, leading
至 极好的 snr 和 sfdr 效能. 交流-结合 differen-
tial pecl/ecl encode 输入 是 推荐 为 最佳的
效能.
使用 这 ad10226
encode 输入
任何 高 速 一个/d 转换器 是 极其 敏感的 至 这 质量
的 这 抽样 时钟 提供 用 这 用户. 一个 追踪/支撑 电路
是 essentially 一个 mixer, 和 任何 噪音, 扭曲量, 或者 定时 jitter
在 这 时钟 将 是 联合的 和 这 desired 信号 在 这 一个/d
输出. 为 那 reason, considerable 小心 有 被 带去 在 这
设计 的 这 encode 输入 的 这 ad10226, 和 这 用户 是
advised 至 给 commensurate 想法 至 这 时钟 源.
这 大而单一的 转换器 有 一个 内部的 时钟 职责 循环 stabiliza-
tion 电路 那 locks 至 这 rising 边缘 的 encode (下落 边缘
的
ENCODE
如果 驱动 differentially), 和 optimizes 定时 inter-
nally.这个 准许 为 一个 宽 范围 的 输入 职责 循环 在 这 输入
没有 degrading 效能. jitter 在 这 rising 边缘 的 这 输入
是 安静的 的 paramount concern 和 是 不 减少用 这内部的
stabilization 电路. 这个 电路 是 总是 在 和 不能 是 dis-
abled 用 这 用户.
这 encode 和
ENCODE
输入 是 内部 片面的 至 3.75 V
(名义上的) 和 支持 也 差别的 或者 单独的-结束 信号.
为 最好的 动态 效能, 一个 差别的 信号 是 推荐.
好的 效能 是 得到 使用 一个 mc10el16 在 这 电路
至 直接地 驱动 这 encode 输入, 作 illustrated 在 图示 2.
地
510
510
0.1
F
0.1
F
PECL
门
ENCODE
ENCODE
AD10226
图示 2. 使用 pecl 至 驱动 encode 输入
常常, 这 cleanest 时钟 源 是 一个 结晶 振荡器 producing
一个 pure, 单独的-结束 sine 波. 在 这个 配置, 或者 和 任何
roughly 对称的, 单独的-结束 时钟 源, 这 信号 能
是 交流-结合 至 这 encode 输入. 至 降低 jitter, 这
信号 振幅 应当 是 maximized 在里面 这 输入 范围
描述 在 这 表格 ii.
表格 ii. encode 输入
描述 最小值 Nom 最大值
差别的 信号
振幅 (v
ID
) 200 mv 750 mv 5.5 v
输入 电压
范围 (v
HID
,
V
ILD
,
V
HIS
) –5 v V
CC
+ 0.5 v
内部的 一般模式
电压 (v
ICM
)3.75 v
外部 一般模式
偏差 (v
ECM
) 2.0 v 4.25 v
50
50
50
0.1
F
AD10226
ENCODE
ENCODE
50
SINE
源
0.1
F
图示 3. 单独的-结束 50 sine encode 电路
这 10 k
Ω
电阻器 至 地面 在 各自 的 这 输入, 在 并行的 和
这 内部的 偏差 电阻器, 设置 这 一般模式 电压 至 ~ 2.5 v,
: 点此下载
