AD1671
rev. b
–12–
产品
ad1671 至 adsp-2100a
图示 16 demonstrates 这 ad1671 至 adsp-2100a 接口.
这 2100a 和 一个 时钟 频率 的 12.5 mhz 能 execute 一个
操作指南 在 一个 80 ns 循环. 这 ad1671 是 配置 至
执行 持续的 时间 抽样. 这 dav 输出 的 这
ad1671 是 asserted 在 这 终止 的 各自 转换. dav 能 是
使用 至 获得 这 转换 结果 在 这 二 574 octal
d-latches. 这 下落 边缘 的 这 抽样 时钟 是 使用 至
发生 一个 中断 (irq3) 为 这 处理器. 在之上 中断,
这 adsp-2100a 开始 一个 数据 记忆 读 用 供应 一个
地址 在 这 dma 总线. 这 解码 地址 发生 oe
为 这 latches 和 这 处理器 读 它们的 输出 在 这
dma 总线. 这 转换 结果 是 读 在里面 一个 单独的 proces-
sor 循环.
+5V
adsp-
2100A
dma0:13
dma0:15
DMACK
地址 总线
q0:7
d0:7
574
OE
q0:7
d0:7
574
OE
数据 总线
d0:3
DAV
bit1:12
ENCODE
16
8
4
8
4
DMRD
IRQ3
AD1671
抽样
时钟
DECODE
8
图示 16. ad1671 至 adsp-2100a 接口
ad1671 至 adsp-2101/2102
图示 17 是 完全同样的 至 这 2100a 接口 除了 这 sam-
pling 时钟 是 使用 至 发生 一个 中断 (irq2) 为 这 pro-
cessor. 在之上 中断 这 adsp-2100a 开始 一个 数据 记忆
读 用 供应 一个 地址 在 这 地址 (一个) 总线. 这 de-
代号 地址 发生 oe 为 这 d-latches 和 这 处理器
读 它们的 输出 在 这 数据 (d) 总线. 读 这 变换器-
sion 结果 是 因此 完成 在里面 一个 单独的 处理器 循环.
adsp-2101
a0:13
d0:15
地址 总线
DECODE
q0:7
d0:7
574
OE
q0:7
d0:7
574
OE
数据 总线
d0:3
16
8
4
8
8
4
RD
IRQ2
抽样
时钟
DAV
bit1:12
ENCODE
AD1671
图示 17. ad1671 至 adsp-2101/adsp-2102 接口
: 点此下载
