AD1852
–8–
rev. 0
便条 那 这 ad1852 是 有能力 的 一个 32
×
F
S
bclk 频率
“packed mode” 在哪里 这 msb 是 left-justified 至 一个 l/
R
CLK
转变, 和 这 lsb 是 正确的-justified 至 这 opposite l/
R
CLK
转变. l/
R
clk 是 hi 为 这 left 频道, 和 lo 为 这
正确的 频道. 数据 是 有效的 在 这 rising 边缘 的 blck. packed
模式 能 是 使用 当 这 ad1852 是 编写程序 在 正确的-
justified 或者 left-justified 模式. packed 模式 是 显示 是 图示 5.
主控 时钟 autodivide 特性
这 ad1852 有 一个 circuit 那 autodetects 这relationship
在 主控 时钟 和 这 新当选的 串行 数据, 和 inter-
nally sets 这 准确无误的 分隔 比率 至 run 这 interpolator 和
modulator. 这 容许的 发生率 为 各自 模式 是 显示
在之上. 主控 时钟 应当 是 同步 和 l/
R
clk 但是
阶段relation 在 主控 时钟 和 l/
R
clk 是 不 核心的.
D15
D14
D0
t
CHD
t
CCH
t
CSU
t
CCL
t
CLL
t
CLH
CDATA
CCLK
CLATCH
t
CLSU
图示 7. 串行 控制 端口 定时
表格 ii.
名义上的 输入 内部的 sigma-
碎片 模式 容许的 主控 时钟 发生率 样本 比率 delta 时钟 比率
INT8
×
模式 256
×
F
S
, 384
×
F
S
, 512
×
F
S
, 768
×
F
S
, 1024
×
F
S
48 khz 128
×
F
S
INT4
×
模式 128
×
F
S
, 192
×
F
S
, 256
×
F
S
, 384
×
F
S
, 512
×
F
S
96 khz 64
×
F
S
INT2
×
模式 64
×
F
S
, 96
×
F
S
, 128
×
F
S
, 192
×
F
S
, 256
×
F
S
192 khz 32
×
F
S
spi 寄存器 定义
这 spi 端口 准许 有伸缩性的 控制 的 许多 碎片 参数. 它 是
有组织的 周围 三 寄存器; 一个 left-频道 容积
寄存器, 一个 正确的-频道 容积 寄存器, 和 一个
控制 寄存器. 各自 写 运作 至 这 ad1852
spi 控制 端口 需要 16 位 的 串行 数据 在 msb-第一 format.
这 bottom 二 位 是 使用 至 选择 一个 的 三 寄存器,
和 这 顶 14 位 是 然后 写 至 那 寄存器. 这个 准许
一个 写 至 一个 的 这 三 寄存器 在 一个 单独的 16-位 transaction.
这 spi cclk 信号 是 使用 至 时钟 在 这 数据. 这 incom-
ing 数据 应当 改变 在 这 下落 边缘 的 这个 信号. 在 这
终止 的 这 16 cclk 时期, 这 clatch 信号 应当 上升
至 时钟 这 数据 内部 在 这 ad1852.
: 点此下载
