AD28msp01
rev. 一个
–15–
从 modem tx
至 modem rx
AD28msp01
一个/d
数据
寄存器 2
控制
寄存器 4
rx 阶段 调整
相似物 在
MCLK
16
16
dsp 处理器
d/一个
数据
寄存器 0
16
相似物 输出
TCONV
TBIT
TBAUD
阶段 调整
tx clocks
tx clocks
RCONV
RBIT
RBAUD
阶段 调整
转变
开始
rx clocks
从 modem tx
至 modem rx
转变
开始
控制
寄存器 5
tx 阶段 调整
16
图示 11. 异步的 fallback 模式 块 图解
运行 模式 summary
表格 iii summarizes 这 运行 模式.
表格 iii. 运行 模式 summary
内部的 过滤
最初的 阶段 阶段 调整 运作 控制
锁 之后 正常的 dpll* 寄存器 Resampling 同步的 至: 寄存器 0
模式 进去 模式 运作 Programmable† Interpolator 模数转换器 DAC 运算 2-0
async fallback 非 阶段 锁 非 阶段 锁 rcv, tx 不 使用 RCONV TCONV 0 0 0
async tsync tconv 锁 tconv 锁 RCV 不 使用 RCONV TCONV 1 1 1
至 tsync 至 tsync
v.32 tsync rconv 锁 tconv 锁 RCV 输入 同步的 TCONV TCONV 1 0 0
至 tconv 至 tsync 和 在 阶段 和
tconv, 输出
同步的 和 在
阶段 和 rconv
v.32 内部的 同步 rconv 锁 非 阶段 锁 rcv, tx 输入 同步的 TCONV TCONV 1 0 1
至 tconv 和 在 阶段 和
tconv, 输出
同步的 和 在
阶段 和 rconv
v.32 loopback tconv 锁 非 阶段 锁 RCV†† 不 使用 TCONV TCONV 1 1 0
至 rconv
注释
*dpll—digital 阶段-锁 循环.
†rcv 阶段 调整 通过 控制 寄存器 4, tx 阶段 调整 通过 控制 寄存器 5.
††adjusting rcv 阶段 也 adjusts tx 阶段 在 这个 模式.
便条: 所有 receive clocks: rbit, rbaud 是 同步的 至 rconv. 所有 transmit clocks: tbit, tbaud 是 同步的 至 tconv.
: 点此下载
