AD5162
rev. 一个 | 页 16 的 20
spi 接口
spi 兼容 3-线 串行 总线
这 ad5162 包含 一个 3-线 spi 兼容 数字的 接口
(sdi,
CS
, 和 cLK). the9-b它seri一个l文字必须 beloaded mSB
第一. 这 format 的 这 文字 是 显示 在 表格 8.
这 积极的-边缘 敏感的 clk 输入 需要 clean transitions
至 避免 clocking incorrect 数据 在 这 串行 输入 寄存器.
标准 逻辑 families 工作 好. 如果 机械的 switches 是
使用 为 产品 evaluation, 它们 应当 是 debounced 用 一个
flip-flop 或者 其它 合适的 意思. 当
CS
是 低, 这 时钟
负载 数据 在 这 串行 寄存器 在 各自 积极的 时钟 边缘
(看 图示 42).
这 数据 建制 和 数据 支撑 时间 在 这 规格 表格
决定 这 有效的 定时 (所需的)东西. 这 ad5162 使用 一个
9-位 串行 输入 数据 寄存器 文字 那 是 transferred 至 这
内部的 rdac 寄存器 当 这
CS
线条 returns 至 逻辑 高.
extra msb 位 是 ignored.
表格 8. 串行 数据-文字 format
B8 b7 b6 b5 b4 b3 b2 b1 b0
A0 d7 d6 d5 d4 d3 d2 d1 d0
msb lsb
2
8
2
7
2
0
SDI
CLK
CS
V
输出
rdac 寄存器 加载
A0 D7 D6 D5 D4 D3 D2 D1 D0
0
1
0
1
0
0
1
1
04108-0-042
图示 42. spi 接口 定时 图解
(v
一个
= 5 v, v
B
= 0 v, v
W
= v
输出
)
t
CSHO
t
CSS
t
CL
t
CH
t
DS
t
CSW
t
S
t
CS1
t
CSH1
t
CH
CLK
CS
V
输出
1
0
1
0
1
0
V
DD
0
±1LSB
SDI
(数据 在
)
Dx Dx
04108-0-043
图示 43. spi 接口 详细地 定时 图解 (v
一个
= 5 v, v
B
= 0 v, v
W
= v
输出
)