AD5203
–10– rev. 0
程序编制 这 分压器 分隔物
电压 输出 运作
这 数字的 分压器 容易地 发生 一个 输出 电压
均衡的 至 这 输入 电压 应用 至 一个 给 终端.
为 例子 连接 a–terminal 至 +5 v 和 b–terminal 至
地面 生产 一个 输出 电压 在 这 wiper 这个 能 是
任何 值 开始 在 零 伏特 向上 至 1 lsb 较少 比 +5 v.
各自 lsb 的 电压 是 equal 至 这 电压 应用 横过 ter-
minal ab 分隔 用 这 64 位置 决议 的 这 potenti-
ometer 分隔物. 这 一般 等式 defining 这 输出
电压 和 遵守 至 地面 为 任何 给 输入 电压 ap-
plied 至 terminals ab 是:
V
W
(
Dx
) =
Dx
/64
×
V
AB
+
V
B
运作 的 这 数字的 分压器 在 这 分隔物 模式
结果 在 更多 精确 运作 在 温度. here 这
输出 电压 是 依赖 在 这 比率 的 这 内部的 电阻器
不这 绝对 值, 因此 这 逐渐变化 改进 至 20 ppm/
°
c.
数字的 接合
这 ad5203 包含 一个 标准 三-线 串行 输入 控制
接口. 这 三 输入 是 时钟 (clk),
CS
和 串行 数据
输入 (sdi). 这 积极的-边缘 敏感的 clk 输入 需要
clean transitions 至 避免 clocking incorrect 数据 在 这 串行
输入 寄存器. 标准 逻辑 families 工作 好. 如果 机械的
switches 是 使用 为 产品 evaluation 它们 应当 是 de-
bounced 用 一个 flip-flop 或者 其它 合适的 意思. 这 图示 35
块 图解 显示 更多 detail 的 这 内部的 数字的 cir-
cuitry. 当
CS
是 带去 起作用的 低 这 时钟 负载 数据 在
这 串行 寄存器 在 各自 积极的 时钟 边缘, 看 表格 iii.
AGND
A1
W1
B1
V
DD
AD5203
CS
CLK
6
D5
D0
EN
地址
DEC
A1
A0
SDI
DI
SER
REG
D0
D5
SDO
做
DGND
A4
W4
B4
SHDN
RS
DAC
LAT
#1
R
R
D5
D0
DAC
LAT
#4
R
R
图示 35. 块 图解
这 串行-数据-输出 (sdo) 管脚 包含 一个 打开 流
n-频道 场效应晶体管. 这个 输出 需要 一个 拉-向上 电阻 在 顺序
至 转移 数据 至 这 next 包装’s sdi 管脚. 这 拉-向上
电阻 末端 电压 将 是 大 比 这 v
DD
供应
的 这 ad5203 sdo 输出 设备, e.g., 这 ad5203 可以
运作 在 v
DD
= 3.3 v 和 这 拉-向上 为 接口 至 这 next
设备 可以 是 设置 在 +5 v. 这个 准许 为 daisy chaining sev-
eral rdacs 从 一个 单独的 处理器 串行 数据 线条. 时钟 pe-
riod needs 至 是 增加 当 使用 一个 拉-向上 电阻 至 这
sdi 管脚 的 这 下列的 设备 在 这 序列. 电容的 加载
在 这 daisy chain node sdo-sdi 在 设备 必须 是
accounted 为 至 successfully 转移 数据. 当 daisy chaining
是 使用, 这
CS
应当 是 保持 低 直到 所有 这 位 的 每
包装 是 clocked 在 它们的 各自的 串行 寄存器 insuring
那 这 地址 位 和 数据 位 是 在 这 恰当的 解码
location. 这个 将 需要 16 位 的 地址 和 数据 遵守-
ing 至 这 文字 format 提供 在 表格 i 如果 二 ad5203 四-
频道 rdacs 是 daisy chained. 在 关闭,
SHDN
这 sdo 输出 管脚 是 强迫 至 这 止 (逻辑 高 状态) 至
使不能运转 电源 消耗 在 这 拉-向上 电阻. 看 图示 37
为 相等的 sdo 输出 电路 图式.
表格 ii. 输入 逻辑 控制 真实 表格
CLK
CS RS SHDN
寄存器 activity
L L H H 非 sr 效应, 使能 sdo 管脚.
P L H H 变换 一个 位 在 从 这 sdi 管脚.
这 eighth 先前 entered 位
是 shifted 输出 的 这 sdo 管脚.
X P H H 加载 sr 数据 在 rdac 获得
为基础 在 a1, a0 decode (t能 iii).
X H H H 非 运作.
X X L H sets 所有 rdac latches 至 midscale,
wiper 集中 和 sdo 获得
cleared.
X H P H latches 所有 rdac latches 至 20
H
.
X H H L 打开 电路 所有 电阻 a–termi-
nals, connects w 至 b, 转变 止
sdo 输出 晶体管.
便条: p = 积极的 边缘, x = don’t 小心, sr = 变换 register.
表格 iii. 地址 decode 表格
A1 A0 获得 解码
0 0 RDAC#1
0 1 RDAC#2
1 0 RDAC#3
1 1 RDAC#4
: 点此下载
