AD5203
–11–rev. 0
这 数据 建制 和 数据 支撑 时间 在 这 规格 表格
决定 这 数据 有效的 时间 (所需的)东西. 这 last 第八 位
的 这 数据 文字 entered 在 这 串行 寄存器 是 使保持 当
CS
returns 高. 在 这 一样 时间
CS
变得 高 它 门 这
地址 decoder 这个 使能 一个 的 四 积极的 边缘 trig-
geredrdac latches, 看 图示 36 detail.
rdac 1
rdac 2
rdac 4
AD5203
SDI
CLK
CS
地址
DECODE
串行
寄存器
图示 36. 相等的 输入 控制 逻辑
这 目标 rdac 获得 是 承载 和 这 last 六 位 的 这
串行 数据 文字 完成 一个 rdac 更新. 四 独立的
8-位 数据 words 必须 是 clocked 在 至 改变 所有 四 vr
settings.
串行
寄存器
SDI
CK
RS
D
Q
SHDN
CS
CLK
RS
SDO
图示 37. detail, sdo 输出 图式 的 这 ad5203
所有 数字的 输入 是 保护 和 一个 序列 输入 电阻 和
并行的 齐纳 静电释放 结构 显示 在 图示 38. 应用 至
数字的 输入 管脚
CS
, sdi, sdo,
RS
,
SHDN
, clk.
1k
逻辑
图示 38. 相等的 静电释放 保护 电路
动态 特性
这 总的 调和的 扭曲量 加 噪音 (thd+n) measures
0.003% 使用 一个 补偿 地面 和 一个 栏杆-至-栏杆 op279 invert-
ing 运算 放大 测试 电路, 看 图示 30. 图示 15 plots thd
相比 频率 为 两个都 反相的 和 同相 放大器
topologies. 热的 噪音 是 primarily johnson 噪音, 典型地
9 nv/
√
Hz
为 这 10 k
Ω
版本 量过的 在 1 khz. 为 这
100 k
Ω
设备, 热的 噪音 measures 29 nv/
√
Hz
. 频道-至-
频道 串扰 measures 较少 比 –65 db 在 f = 100 khz. 至
达到 这个 分开, 这 extra 地面 管脚 (agnd) located
在 这 分压器 terminals (一个, b, w) 必须 是 con-
nected 至 电路 地面. 这 agnd 和 dgnd 管脚 应当
是 在 这 一样 电压 潜在的. 任何 unused 电位器 在
一个 包装 应当 是 连接 至 地面. 电源 供应 rejec-
tion 是 典型地 –50 db 在 10 khz (小心 是 需要 至 降低
电源 供应 波纹 injection 在 高 精度 产品).
: 点此下载
