ad8027/ad8028
rev. b | 页 19 的 24
电路 仔细考虑
保持平衡 输入 阻抗
保持平衡 输入 阻抗 能 帮助 改进 扭曲量 每-
formance. 当 这 放大器 transitions 从 pnp 一双 至
npn 一双 运作, 一个 改变 在 两个都 这 巨大 和 direc-
tion 的 这 输入 偏差 电流 将 出现. 当 multiplied 时间
imbalanced 输入 阻抗, 一个 改变 在 补偿 将 结果. 这
关键 至 降低 这个 扭曲量 是 至 保持 这 输入 imped-
ances 保持平衡 在 两个都 输入. 图示 59 显示 这 效应 的 这
imbalance 和 降级 在 扭曲量 效能 为 一个
50 Ω 源 阻抗, 和 和 没有 一个 50 Ω 保持平衡 喂养-
后面的 path.
频率 (mhz)
0.1 1 10 20
扭曲量 (db)
–100
–90
–80
–70
–60
–50
–40
–30
–20
g = +1
V
输出
= 2v p-p
R
L
= 1k
Ω
V
S
= +3v
R
F
= 24.9
Ω
R
F
= 49.9
Ω
R
F
= 0
Ω
03327-一个-058
图示 59. sfdr vs. 频率 和 各种各样的 r
F
pcb 布局
作 和 所有 高 速 运算 放大器, 实现 最佳的 执行-
ance 从 这 ad8027/ad8028 需要 细致的 注意 至
pcb 布局. particular 小心 必须 是 exercised 至 降低 含铅的
长度 的 这 绕过 电容. excess 含铅的 电感 能
影响 这 频率 回馈 和 甚至 导致 高 fre-
quency 振动. 这 使用 的 一个 multilayer 板, 和 一个
内部的 地面 平面, 将 减少 地面 噪音 和 使能 一个
tighter 布局.
至 达到 这 shortest 可能 含铅的 长度 在 这 反相的
输入, 这 反馈 电阻, r
F
,
应当 是 located beneath 这
板 和 span 这 距离 从 这 输出, 管脚 6, 至 这 输入,
管脚 2. 这 返回 node 的 这 电阻 r
G
应当 是 situated 作
closely 作 可能 至 这 返回 node 的 这 负的 供应
绕过 电容 连接 至 管脚 4.
在 multilayer boards, 所有 layers underneath 这 运算 放大 应当
是 cleared 的 metal 至 避免 creating parasitic 电容的
elements. 这个 是 特别 真实 在 这 summing 接合面 (i.e.,
这 –input). extra 电容 在 这 summing 接合面 能
导致 增加 peaking 在 这 频率 回馈 和 更小的
阶段 余裕.
GROUNDING
至 降低 parasitic inductances 和 地面 循环 在 高
速, densely populated boards, 一个 地面 平面 layer 是 核心的.
understanding 在哪里 这 电流 flows 在 一个 电路 是 核心的 在
这 implementation 的 高 速 电路 设计. 这 长度 的
这 电流 path 是 直接地 均衡的 至 这 巨大 的 这
parasitic inductances 和 因此 这 高 频率 阻抗 的
这 path. 快 电流 改变 在 一个 inductive 地面 返回
将 create unwanted 噪音 和 ringing.
这 长度 的 这 高 频率 绕过 电容 焊盘 和
查出 是 核心的. 一个 parasitic 电感 在 这 绕过 grounding
将 工作 相反 这 低 阻抗 创建 用 这 绕过
电容. 因为 加载 电流 流动 从 供应 作 好 作
地面, 这 加载 应当 是 放置 在 这 一样 物理的 location
作 这 绕过 电容 地面. 为 大 值 的 电容,
这个 是 将 至 是 有效的 在 更小的 发生率, 这 cur-
rent 返回 path 长度 是 较少 核心的.
电源 供应 bypassing
电源 供应 管脚 是 的确 输入 和 小心 必须 是 带去 至
提供 一个 clean, 低 噪音 直流 电压 源 至 这些 输入. 这
绕过 电容 有 二 功能:
1.
提供 一个 低 阻抗 path 为 unwanted 发生率
从 这 供应 输入 至 地面, 因此 减少 这
效应 的 噪音 在 这 供应 线条.
2.
提供 sufficient localized 承担 存储, 为 快
切换 情况 和 降低 这 电压 漏出 在
这 供应 管脚 和 这 输出 的 这 放大器. 这个 是
通常地 accomplished 和 大 electrolytic 电容.
解耦 方法 是 设计 至 降低 这 bypassing
阻抗 在 所有 发生率. 这个 能 是 accomplished 和 一个
结合体 的 电容 在 并行的 至 地面.
好的 质量 陶瓷的 碎片 电容 应当 是 使用 和
总是 保持 作 关闭 至 这 放大器 包装 作 可能. 一个 par-
allel 结合体 的 一个 0.01 µf 陶瓷的 和 一个 10 µf electrolytic
覆盖 一个 宽 范围 的 拒绝 为 unwanted 噪音. 这 10 µf
电容 是 较少 核心的 为 高 频率 bypassing, 和 在
大多数 具体情况, 一个 每 供应 线条 是 sufficient.
: 点此下载
