AD9042
rev. 一个
–13–
一个 直流-结合 输入 配置 (显示 在下) 是 限制 用
这 驱动 放大器 效能. 这 ad9042’s 在-碎片 谈及-
ence 是 缓冲 使用 这 op279 双, 栏杆-至-栏杆 运算的
放大器. 这 结果 电压 是 联合的 和 这 相似物
源 使用 一个 ad9631. pending 改进 在 驱动
放大器, 这个 直流-结合 approach 是 限制 至 ~75 db–80 db
的 动态 效能 取决于 在 这个 驱动 放大器 是
使用. 这 ad9631 和 op279 run 止
±
5 v.
21
Ω
信号
源
0–50pF
49.9
Ω
AD9631
50
Ω
200
Ω
0.1µf
OP279
(1/2)
OP279
(1/2)
571
Ω
1k
Ω
79
Ω
114
Ω
0.1µf
AD9042
AIN
V
补偿
V
REF
图示 36. 直流-结合 相似物 输入 电路
电源 供应
小心 应当 是 带去 当 selecting 一个 电源 源. 直线的
供应 是 strongly 推荐 作 切换 供应 tend 至
有 radiated 组件 那 将 是 “received” 用 这
ad9042. 各自 的 这 电源 供应 管脚 应当 是 decoupled 作
closely 至 这 包装 作 可能 使用 0.1
µ
f 碎片 电容.
这 ad9042 有 独立的 数字的 和 相似物 +5 v 管脚. 这
相似物 供应 和 这 denoted av
CC
数字的 供应 管脚 是
denoted dv
CC
. 虽然 相似物 和 数字的 供应 将 是
系 一起, 最好的 效能 是 达到 当 这 供应
是 独立的. 这个 是 因为 这 快 数字的 输出 swings 能
couple 切换 噪音 后面的 在 这 相似物 供应. 便条 那
AV
CC
必须 是 使保持 在里面 5% 的 5 伏特, 不管怎样 这 dv
CC
供应 将 是 varied 符合 至 输出 数字的 逻辑 家族
(i.e., dv
CC
应当 是 连接 至 这 供应 为 这 数字的
电路系统).
输出 加载
小心 必须 是 带去 当 designing 这 数据 接受者 为 这
ad9042. 它 是 推荐 那 这 数字的 输出 驱动 一个 se-
ries 电阻 的 499 ohms followed 用 一个 cmos 门 像 这
74ac574. 至 降低 电容的 加载, 那里 应当 仅有的
是 一个 门 在 各自 输出 管脚. 一个 例子 的 这个 是 显示 在
这 evaluation 板 schematics 显示 在 计算数量 37 和 38.
这 数字的 输出 的 这 ad9042 有 一个 唯一的 常量 回转
比率 输出 平台. 这 输出 回转 比率 是 关于 1 v/ns
独立 的 输出 加载. 一个 典型 cmos 门 联合的
和 pcb 查出 和 通过 孔 将 有 一个 加载 的 approxi-
mately 10 pf. 因此 作 各自 位 switches, 10 毫安
10
pF
×
1
V
1
ns
的 动态 电流 每 位 将 流动 在 或者 输出 的
这 设备. 一个 全部- 规模 转变 能 导致 向上 至 120 毫安 (12
位
×
10 毫安/位) 的 电流 至 流动 通过 这 数字的 输出
平台. 这 序列 电阻 将 降低 这 输出 电流 那
能 流动 在 这 输出 平台. 这些 切换 电流 是
confined 在 地面 和 这 dv
CC
管脚. 标准 ttl
门 应当 是 避免 自从 它们 能 appreciably 增加 至 这
动态 切换 电流 的 这 ad9042.
布局 信息
这 图式 的 这 evaluation boards (计算数量 37 和 38)
代表 一个 典型 implementation 的 这 ad9042. 这 引脚
的 这 ad9042 facilitates 使容易 的 使用 和 这 implementation 的
高 频率/高 决议 设计 practices. 所有 的 这
数字的 输出 是 在 一个 一侧 的 这 包装 当 这 其它
sides 包含 所有 的 这 输入. 它 是 高级地 推荐 那
高 质量 陶瓷的 碎片 电容 是 使用 至 分离 各自
供应管脚 至 地面 直接地 在 这 设备. 取决于 在
这配置 使用 为 这 encode 和 相似物 输入, 一个 或者
更多 电容 是 必需的 在 那些 输入 管脚. 这 电容
使用 在 这
ENCODE
和 v
REF
管脚 必须 是 一个 低 电感
碎片 电容 作 关联 先前 在 这 数据 薄板.
虽然 一个 multilayer 板 是 推荐, 它 是 不 必需的
至 达到 好的 结果. 作 显示 在 这 插件 evaluation 板
布局 (计算数量 39–42), 这 顶 layer 形式 一个 near 固体的 地面
平面 当 这 下面 一侧 是 使用 为 routing 信号. 非 vias
或者 跳越者 是 必需的 至 route 信号 在 和 输出 的 这
ad9042ad. 各自 供应 是 decoupled 至 地面 直接地 在 这
设备.
小心 应当 是 带去 当 放置 这 数字的 输出 runs.
因为 这 数字的 输出 有 此类 一个 高 回转 比率, 这
电容的 加载 在 这 数字的 输出 应当 是 使减少到最低限度.
电路 查出 为 这 数字的 输出 应当 是 保持 短的 和
连接 直接地 至 这 接到 门 (broken 仅有的 用 这
嵌入 的 这 序列 电阻). 逻辑 输出 为 各自 位 应当
是 一个 cmos 门.
evaluation boards
这 evaluation 板 为 这 ad9042 是 非常 笔直地 向前
consisting 的 电源, 信号 输入 和 数字的 输出. 这
evaluation 板 包含 一个 onboard 时钟 振荡器 为 这
encode; 所有 这 用户 必须 供应 是 电源 和 一个 相似物 信号.
电源 至 这 相似物 供应 管脚 是 连接 通过 banana jacks.
这 相似物 供应 powers 这 结晶 振荡器 和 这 av
CC
管脚 的 这 ad9042. 这 dv
CC
电源 是 有提供的 通过 j3, 这
数字的 接口. 这个 数字的 供应 连接 也 powers 这
数字的 门 在 这 pcb. 用 维持 独立的 相似物 和
数字的 电源 供应, 降级 在 snr 和 sfdr 是 保持
至 一个 最小. 总的 电源 必要条件 为 也 pcb 是
大概 140 毫安. 这个 配置 准许 为 容易
evaluation 的 不同的 逻辑 families (i.e., 连接 至 一个 3.3
volt 逻辑 板).
这 相似物 输入 是 连接 通过 j2 和 是 capacitively 结合
至 这 ad9042 (看 “driving 这 相似物 input”). 这 onboard
末端 电阻 是 60.4
Ω
. 这个 电阻 在 并行的 和
ad9042’s 输入 阻抗 (250
Ω
) 提供 一个 50
Ω
加载 至 这
相似物 源. 如果 一个 不同的 输入 阻抗 是 必需的,
替代 r1 用 使用 这 下列的 等式
R
1
=
1
1
Z
−
1
250
在哪里
Z
是 desired 输入 阻抗.
这 相似物 输入 范围 的 pcb 是
±
0.5 伏特 (i.e., 信号 交流-
结合 至 ad9042).
这 encode 信号 是 发生 使用 这 onboard 结晶
振荡器, u1. 这 振荡器 是 socketed 和 将 是 replaced
用 一个 外部 encode 源 通过 j1. 如果 一个 外部 源 是
使用, 它 应当 是 一个 高 质量 ttl 源. 一个 变压器
converts 这 单独的-结束 ttl 信号 至 一个 差别的 时钟 (看
“encoding 这 ad9042”). 自从 这 encode 是 结合 和 一个
: 点此下载
