rev. 0
AD9218
–15–
theory 的 运作
这 ad9218 模数转换器 architecture 是 一个 位-每-平台 pipeline-类型
转换器 utilizing 转变 电容 技巧. 这些 stages
决定 这 7 msbs 和 驱动 一个 3-位 flash. 各自 平台提供
sufficient overlap 和 错误 纠正 准许 optimization 的
比较器 精度. 这 输入 缓存区 是 差别的,和 两个都
sets 的 输入 是 内部 片面的. 这个 一个llows 这 大多数 有伸缩性的
使用 的 交流-结合 或者 直流-结合 和 差别的 或者 单独的-结束
输入 模式. 这 输出 staging 块 aligns 这 data, carries
输出 这 错误 纠正, 和 feeds 这 数据 至输出 缓存区.
这 设置 的 输出 缓存区 是 powered 从 一个 独立的 供应,
准许 调整 的 这 输出 电压 摆动. 那里 是 非
discernible 区别 在 效能 在 这 二 途径.
使用 这 ad9218
encode 输入
任何 高-速 一个/d 转换器 是 极其 敏感的 至 这
质量 的 这 抽样 时钟 提供 用 这 用户. 一个 追踪/
支撑 电路 是 essentially 一个 mixer. 任何 噪音, 扭曲量, 或者
定时 jitter 在 这 时钟 将 是 联合的 和 这 desired
信号 在 这 一个/d 输出. 为 那 reason, considerable 小心 有
被 带去 在 这 设计 的 这 encode 输入 的 这 ad9218,
和 这 用户 是 advised 至 给 commensurate 想法 至 这 时钟
源. 这 encode 输入 是 全部地 ttl/cmos-兼容.
数字的 输出
这 数字的 输出 是 ttl/cmos-兼容 为 更小的
电源 消耗量. 在 电源-向下, 这 输出 缓存区
转变 至 一个 高 阻抗 状态. 一个 数据 format 选择
选项 支持 也 二
’
s complement (设置 高) 或者 补偿
二进制的 输出 (设置 低) formats.
相似物 输入
这 相似物 输入 至 这 ad9218 是 一个 差别的 缓存区. 为
最好的 动态 效能, 阻抗 在 ain 和
AIN
应当
相一致. 特定的 小心 是 带去 在 这 设计 的 这 相似物 输入
部分 的 这 ad9218 至 阻止 损坏 和 corruption 的
数据 当 这 输入 是 过载. 这 名义上的 输入 范围 是
1.024 v p-p. 最佳的 效能 是 得到 当 这 部分 是
驱动 differentially 在哪里 一般 模式 噪音 是 使减少到最低限度
和 甚至 顺序 和声学 是 减少. 一个 例子 的 驱动
这 ad9218 differentially 通过 一个 wideband rf 变压器 为
交流-结合 产品 是 显示 在 图示 12. 产品
那 需要 直流-结合 差别的 驱动 能 是 accommo-
dated 使用 这 ad8138 差别的 输出 运算 放大, 显示
在 图示 13.
25
25
0.1
F
1:1
一个
在
一个
在
AD9218
50
相似物
信号
源
图示 12. 使用 一个 wideband 变压器 至 驱动 这
AD9218
10k
一个
在
一个
在
AD9218
50
相似物
信号
源
0.1
F
15pF
25
25
500
VOCM
500
500
525
5k
AV
DD
AD8138
图示 13. 使用 这 ad8138 至 驱动 这 ad9218
电压 涉及
一个 稳固的 和 精确 1.25 v 电压 涉及 是 建造 在 这
ad9218 (vref 输出). 在 正常的 运作, 这 内部的 谈及-
ence 是 使用 用 strapping 管脚 5 (ref
在
一个) 和 管脚 7 (ref
在
b)
至 管脚 6 (ref
输出
). 这 输入 范围 为 各自 频道 能 是
调整 independently 用 varying 这 涉及 电压 输入
应用 至 这 ad9218. 非 appreciable 降级 在 每-
formance occurs 当 这 涉及 是 调整
±
5%. 这
全部-规模 范围 的 这 模数转换器 轨道 涉及 电压, 这个
改变 成直线地.
定时
这 ad9218 提供 latched 数据 输出, 和 five pipeline
延迟. 数据 输出 是 有 一个 传播 延迟 (t
PD
)
之后 这 rising 边缘 的 这 encode command (看 定时 dia-
gram). 这 长度 的 这 输出 数据 线条 和 负载 放置
在 它们 应当 是 使减少到最低限度 至 减少 过往旅客 在里面 这
ad9218. 这些 过往旅客 能 detract 从 这 转换器
’
s
动态 效能.
这 最小 有保证的 转换 比率 的 这 ad9218 是
20 msps. 在 时钟 比率 在下 20 msps, 动态 效能
将 降级.
用户 选择 选项
二 管脚 是 有 为 一个 结合体 的 运算的 模式.
这些 选项 准许 这 用户 至 电源-向下 两个都 途径,
excluding 这 涉及, 或者 just 这 b 频道. 两个都 模式 放置
这 输出 缓存区 在 一个 高 阻抗 状态. 恢复 从 一个
电源-向下 状态 是 accomplished 在 10 时钟 循环 下列的
电源-在.
这 其它 选项 准许 这 用户 至 skew 这 b 频道 输出
数据 用 一个-half 一个 时钟 循环. 在 其它 words, 如果 二 clocks 是
喂养 至 这 ad9218 和 是 180 degrees 输出 的 阶段, enabling
这 数据 排整齐 将 准许 频道 b 输出 数据 至 是 有
在 这 rising 边缘 的 时钟 一个. 如果 这 一样 encode 时钟 是 pro-
vided 至 两个都 途径 和 这 数据 排整齐 管脚 是 使能, 输出
数据 从 频道 b 将 是 180 degrees 输出 的 阶段 和
遵守 至 频道 一个. 如果 这 一样 encode 时钟 是 提供 至
两个都 channels 和 这 数据排整齐 管脚 是 无能, 两个都输出 是
delivered 在这 一样 rising 边缘 的 这 时钟.
: 点此下载
