rev. 0
AD9218
–16–
产品
这 宽 相似物 带宽 的 这 ad9218 制造 它 attractive
为 一个 多样性 的 高-效能 接受者 和 encoder appli-
cations. 图示 14 显示 这 双 模数转换器 在 一个 典型值ical 低 费用
i 和 qdemodulator implementation 为 缆索, satellite, 或者
无线的 lan modem 接受者. 这 极好的 动态 perfor-
mance 的 这 模数转换器 在 高等级的 相似物 输入 发生率 和
encode 比率 empowers 用户 至 雇用 直接 如果 抽样
技巧. 如果 抽样 排除 或者 使简化 相似物 mixer
和 过滤 stages 至 减少 总的 系统 费用 和 电源.
AD9218
如果 在
90
VCO
BPF
BPF
Q
模数转换器
I
模数转换器
VCO
图示 14. 典型 i/q demodulation scheme
evaluation 板
这 ad9218 evaluation 板 提供 一个 容易 方法 至 测试 这
ad9218. 它 提供 一个 意思 至 驱动 这 相似物 输入 单独的-
endedly 或者 differentially. 差别的 驱动 能 是 测试 通过
一个 wideband rf 变压器 或者 一个 差别的 输出 运算的
放大器, 这 ad8138. 这 二 encode clocks 是 accessible 通过
在-板 smb 连接器 j2, j7. 这些 clocks 是 缓冲
在 板 至 提供 这 clocks 为 一个 在-板 dac 和 latches.
这 数字的 输出 和 输出 clocks 是 有 在 二 40-管脚
连接器, p3 和 p4. 这 板 有 一些 不同的 模式
的 运作, 和 是 运输 在 这 下列的 配置:
•
差别的 相似物 输入 (rf 变压器 模式)
•
正常的 运作 定时 模式
•
内部的 电压 涉及
电源 连接器
电源 是 有提供的 至 这 板 通过 一个 detachable 12-管脚 电源 strip.
+5 v
–
optional 供应 为 运算的 放大器
–
5 v
–
optional 供应 为 运算的 放大器
V
REF
一个
–
optional 外部 涉及 输入
V
REF
B
–
optional 外部 涉及 输入
V
DL
–
供应 为 支持 逻辑 和 dac
V
DD
–
供应 为 模数转换器 输出
V
D
–
供应 为 模数转换器 相似物
相似物 输入
这 evaluation 板 accepts 一个 1 v 相似物 输入 信号 集中
在 地面 在 各自 相似物 输入. smb 连接器 j4 和 j6 是
使用 为 一个
在
和 b
在
各自. 这些 信号 各自 驱动 一个
wideband rf 变压器 t1, t2, 准许 这 模数转换器 效能
为 差别的 输入 至 是 量过的 使用 一个 单独的-结束 源.
在 这个 模式 电阻器 r35, r33, r39, 和 r32 应当 不 是 在
放置. 各自 相似物 输入 是 terminated 在 这 板 和 50
Ω
至
地面. 各自 输入 是 交流-结合 在 这 板 通过 一个 0.1
µ
F
电容 至 一个 在-碎片 电阻 分隔物 那 提供 直流 偏差.
单独的-结束 效能 能 是 量过的 用 bypassing 这
transformers 使用 连接器 smb j5 (频道 一个) 和 j1
(频道 b). 在 这个 模式, 放置 一个 0
Ω
电阻 在 r35 和 r33
(一个 频道) 和 放置 r39 和 r32 (b 频道). 便条 那 这
反相的 相似物 输入 是 terminated 在 这 板 和 25
Ω
(优化 为 差别的 运作). 当 驱动 这 板
单独的-结束 这些 电阻器 (r1, r3) 能 是 changed 至 50
Ω
至
提供 保持平衡 输入. 这 运算的 放大器 能 是
使用 用 连接 至 j5 (频道 一个) 和 j1 (频道 b).
这 交流-连接 电容 在 这 顶 水平的 应当 是 移除
从 这 板 至 使用 这 运算的 放大器. 这 混合-
nents 至 使用 这 运算 放大 应当 是 放置 在 这 bottom 的 这
板. 看 pcb bill 的 材料 列表 为 值.
Encode
这 encode 时钟 为 频道 一个 使用 smb 连接器 j7.
频道 bencode 使用 smb 连接器 j2. 各自 时钟 输入 是
terminated 在 这 板 和 50
Ω
至 地面. 这 输入 clocks
是 喂养 直接地 至 这 模数转换器 和 至 缓存区 u5, u6, 这个 驱动
这 dac 和 latches. 这 时钟 输入 是 ttl-兼容.
电压 涉及
这 ad9218 有 一个 内部的 1.25 v 电压 涉及. 一个 exter-
nal 涉及 为 各自 频道 将 是 运用 instead. 这
evaluation 板 是 配置 为 这 内部的 涉及 (使用
跳越者 e18
–
e1 和 e17
–
e19). 至 使用 外部 references,
连接 至 v
REF
一个 和 v
REF
b 管脚 在 这 电源 连接器 p1
和 使用 跳越者 e20
–
e18 和 e19
–
e21.
正常的 运作 模式
在 这个 模式 两个都 转换器 是 clocked 用 这 一样 encode
时钟, latency 是 five 时钟 循环 (看 定时 图解). 信号
s1 (管脚 8) 是 使保持 高 和 信号 s2 (管脚 9) 是 使保持 low. 这个 是
设置 和 这 跳越者 labeled s1 和 s2 (near 这 相似物 输入).
数据 排整齐 模式
在 这个 模式 频道 b 输出 是 delayed 一个 额外的 一个-half
循环. 信号 s1 (管脚 8) 和 信号 s2 (管脚 9) 是 两个都 使保持
高. 这个 是 设置 和 这 跳越者 labeled s1 和 s2 (near 这
相似物 输入).
数据 format 选择
数据 format 选择 sets 这 输出 数据 format 和 这 增益 的
这 模数转换器. 设置 dfs (管脚 4) 低 sets 这 输出 format 至 是
补偿 二进制的 和 增益 的 1; 设置 dfs 高 sets 这 输出 至
是 二
’
s complement 和 增益 的 1. removing 这 跳越者 为
dfs sets 这 输出 数据 format 至 补偿 二进制的 和 一个 增益 的 2;
设置 dfs 至 这 middle 选择 sets 这 输出 数据 format
至 二
’
s complement 和 一个 增益 的 2.
: 点此下载
