AD9100
rev. b
–6–
acquisition 时间
acquisition 时间 是 这 数量 的 时间 它 takes 这 ad9100 至
reacquire 这 相似物 输入 当 切换 从 支撑 至 追踪
模式. 这 间隔 开始 在 这 50% 时钟 转变 要点 和
ends 当 这 输入 信号 是 reacquired 至 在里面 一个 指定
错误 带宽 在 这 支撑 电容.
这 支撑 至 追踪 转变 延迟 (t
DH
t) 不能 是 subtracted
从 这个 acquisition 时间 因为 它 是 一个 charging 时间 延迟
那 occurs 当 移动的 从 支撑 至 追踪; 这个 是 典型地
4 ns 至 6 ns 和 是 这 longest 延迟. 因此, 这 追踪 时间
必需的 为 这 ad9100 是 这 acquisition 时间 minus 这 aper-
ture 延迟 时间. 便条 那 这 acquisition 时间 是 定义 作 这
settled 电压 在 这 支撑 电容 和 做 不 包含 这
延迟 和 安排好 时间 的 这 输出 缓存区. 这 例子 在下
illustrates why 这 输出 缓存区 放大器 做 不 contribute 至
这 整体的 ad9100 acquisition 时间.
C
H
V
CH
输入
缓存区
V
输出
V
在
追踪
支撑
时间
顶峰 瞬时
seen 用 输出
缓存区
t
DHT
6ns
V
CH
V
输出
acquisition 时间 在
C
H
至 x%
输出
缓存区
t
S
图示 13. acquisition 时间 图解
这 exaggerated illustration 在 图示 13 显示 那 v
CH
有
settled 至 在里面 x% 的 它的 最终 值, 但是 v
输出
(预定的 至 回转 比率
限制, finite bw, 电源 供应 ringing, 等.) 有 不
settled 在 这 追踪 时间. 不管怎样, 自从 这 输出 缓存区
总是 “tracks” 这 front 终止 电路系统, 它 “catches up” 在
这 支撑 时间 和 直接地 superimposes 它自己 (较少 关于 600 ps
的 相似物 延迟) 至 v
CH
. 自从 这 小-信号 安排好 时间 的
这 输出 缓存区 是 关于 1.8 ns 至
±
1 mv 和 是 significantly
较少 比 这 指定 支撑 时间, acquisition 时间 应当 是
关联 至 这 支撑 电容.
便条 那 大多数 的 这 支撑 安排好 时间 和 输出 acquisition
时间 是 预定的 至 这 输入 缓存区 和 这 转变 网络. 为
追踪 时间, 这 输出 缓存区 contributes 仅有的 关于 5 ns 的 这
总的; 在 支撑 模式, 它 contributes 仅有的 1.8 ns (作 陈述 above).
一个 stricter 定义 的 acquisition 时间 将 总的 这 acquisi-
tion 和 支撑 时间 至 一个 定义 精度. 至 获得 12 位 +
扭曲量 水平 和 30 msps 运作, 这 推荐
追踪 和 支撑 时间 是 20 ns 和 13.5 ns, 各自. 至
驱动 一个 8-位 flash 转换器 和 一个 2 v p-p 全部-规模 输入,
支撑 时间 至 1 lsb 精度 将 是 限制 primarily 用 这
encoder, 相当 比 用 这 ad9100. 这个 制造 它 可能 至
减少 追踪 时间 至 大概 13 ns, 和 支撑 时间 选择
至 优化 这 encoder’s 效能.
theory 的 运作
这 ad9100 运用 一个 新 追踪 和 支撑 architecture. previ-
ous 商业上 有 高 速 追踪 和 holds 使用 一个
打开 循环 输入 缓存区, followed 用 一个 二极管 桥, 支撑 capaci-
tor, 和 输出 缓存区 (关闭 或者 打开 循环) 和 一个 场效应晶体管 设备
连接 至 这 支撑 电容. 这个 architecture 必需的
mixed 设备 技术 和, 通常地, 混合的 构建. 这
抽样 比率 的 这些 hybrids 有 被 限制 至 20 msps 为
12-位 精度. 扭曲量 发生 在 这 front-终止 放大器/
桥 限制 这 动态 范围 效能 至 这 “mid-70
dbfs” 为 相似物 输入 信号 的 较少 比 10 mhz. broadband
和 转变-发生 噪音 限制 这 snr 的 previous 追踪
和 holds 至 关于 70 db.
这 ad9100 是 一个 大而单一的 设备 使用 一个 高 频率
complementary 双极 处理 至 达到 新 水平 的 高
速 精确. 它的 专利权 pending architecture breaks 从 这
传统的 architecture 描述 在之上. (看 这 块 图解
在 这 第一 页.) 这 切换 类型 桥 有 被 整体的
在 这 第一 平台 关闭 循环 输入 放大器. 这个 innovation
提供 错误 (扭曲量) 纠正 为 两个都 这 转变 和
放大器, 当 安静的 实现 回转 比率 代表 的 一个
打开-循环 设计. 在 增加, acquisition 回转 电流 为 这
支撑 电容 是 高等级的 比 标准 二极管 桥 和 转变
配置, removing 一个 主要的 contributor 至 这 限制 的
最大 抽样 比率 和 输入 频率.
切换 电路 在 这 设备 使用 电流 steering (相比
电压 切换) 至 提供 改进 分开 在 这
转变 和 相似物 sections. 这个 结果 在 低 aperture 时间
敏锐的 至 这 相似物 输入 信号, 和 减少 电源 供应
和 相似物 切换 噪音. 追踪 至 支撑 顶峰 切换 tran-
sient 是 典型地 仅有的 6 mv 和 settles 至 较少 比 1 mv 在 7 ns.
在 增加, pedestal 敏锐的 至 相似物 输入 电压 是 非常
低 (0.6 mv/v) 和 正在 第一 顺序 直线的 做 不 significantly
影响 扭曲量.
这 关闭-循环 输出 缓存区 包含 零 电压 偏差 电流
cancellation, 这个 结果 在 高-温度 droop 比率
相等的 至 那些 建立 在 场效应晶体管 类型 输入. 这 缓存区 也
提供 第一 顺序 quasistatic 偏差 纠正 结果 在 一个
极其 高 输入 阻抗 和 非常 低 droop 敏锐的 vs.
输入 电压 水平的 (典型地 较少 比 1.5 mv/v–
µ
s.) 这个
关闭-循环 architecture 本质上 提供 高 速 循环
纠正 和 结果 在 低 扭曲量 下面 重的 负载.
这 极其 快 时间 常量 线性 (7 ns 至 0.01% 为 一个
2 v 步伐) 确保 那 这 输出 缓存区 做 不 限制 这
ad9100 抽样 比率 或者 相似物 输入 频率. (这 acquisi-
tion 和 安排好 时间 是 primarily 限制 仅有的 用 这 输入
放大器 和 转变.) 这 输出 是 transparent 至 这 整体的
ad9100 支撑 模式 扭曲量 水平 为 负载 作 低 作 250
Ω
.
全部-规模 追踪 和 acquisition 回转 比率 达到 用 这
ad9100 是 800 和 1000 v/
µ
s, 各自. 当 联合的
和 极好的 阶段 余裕 (典型地 5% 越过), 宽
带宽, 和 直流 增益 精度, acquisition 时间 至 0.01% 是
仅有的 16 ns. though 不 生产 测试, 安排好 至 14-位
精度 (–86 db 扭曲量 @ 2.3 mhz) 能 是 inferred 至 是
20 ns.
: 点此下载
