rev. 0
ADE7756
–26–
suspending 这 ade7756 符合实际
这 相似物 和 这 数字的 电路 能 是 suspended separately.
这 相似物 portion 的 这 ade7756 能 是 suspended 用 设置-
ting 这 asuspend 位 (位 4) 的 这 模式 寄存器 至 逻辑
high—see 模式 寄存器 部分. 在 suspend 模式, 所有 波-
表格 样本 从 这 adcs 将 是 设置 至 zeros. 这 数字的
电路系统 能 是 halted 用 支持 这 clkin 输入 至 0 或者 1.
这 ade7756 能 是 reactivated 用 restoring 这 clkin 输入
和 设置 这 asuspend 位 至 逻辑 低.
串行 接口
所有 ade7756 符合实际 是 accessible 通过 一些 在-碎片
registers—see 图示 36. 这 内容 的 这些 寄存器 能 是
updated 或者 读 使用 这 在-碎片 串行 接口. 之后 电源-
在, 或者 toggling 这
重置
管脚 低, 在 一个 下落 边缘 在
CS
, 这
ade7756 是 放置 在 communications 模式. 在 communications
模式 这 ade7756 expects 一个 写 至 它的 communications
寄存器. 这 数据 写 至 这 communications 寄存器 deter-
mines whether 这 next 数据 转移 运作 将 是 一个 读 或者
一个 写 和 也 这个 寄存器 是 accessed. 因此 所有 数据 trans-
fer 行动 和 这 ade7756, whether 一个 读 或者 一个 写,
必须 begin 和 一个 写 至 这 communications 寄存器.
communications 寄存器
寄存器
地址
DECODE
寄存器 #1
寄存器 #2
寄存器 #3
寄存器 #n
–
1
寄存器 #n
在
输出
在
输出
在
输出
在
输出
在
输出
DIN
DOUT
图示 36. 寻址 ade7756 寄存器 通过 这
communications 寄存器
这 communications 寄存器 是 一个 8-位-宽 寄存器. 这
msb 确定 whether 这 next 数据 转移 运算限定 是 一个
读 或者 一个 写. 这 5 lsbs 包含 这 地址 的 这 寄存器
至 是 accessed. 看 communications 寄存器 部分 为 一个 更多
详细地 描述.
图示 37a 和 37b 显示 这 数据 转移 sequences 为 一个 读
和 写 运作 各自.
在 completion 的 一个 数据 转移 (读 或者 写) 这 ade7756
once 又一次 enters communications 模式.
communications 寄存器 写
00
地址
CS
DIN
DOUT
SCLK
multibyte 读 数据
0
图示 37a. 数据 从 这 ade7756 通过 这 串行
接口
communications 寄存器 写
00
地址
CS
DIN
SCLK
1
multibyte 写 数据
图示 37b. Writing 数据 至 这 ade7756 通过 这 串行
Interface
一个 数据 转移 是 完全 当 这 lsb 的 这 ade7756
寄存器 正在 addressed (为 一个 写 或者 一个 读) 是 transferred 至
或者 从 这 ade7756.
这 串行 接口 的 这 ade7756 是 制造 向上 的 四 信号
sclk, din, dout, 和
CS
. 这 串行 时钟 为 一个 数据 trans-
fer 是 应用 在 这 sclk 逻辑 输入. 这个 逻辑 输入 有 一个
施密特-触发 输入 结构, 这个 准许 慢 rising (和
下落) 时钟 edges 至 是 使用. 所有 数据 转移 行动 是
同步 至 这 串行 时钟. 数据 是 shifted 在 这 ade7756
在 这 din 逻辑 输入 在 这 下落 边缘 的 sclk. 数据 是 shifted
输出 的 这 ade7756 在 这 dout 逻辑 输出 在 一个 rising 边缘
的 sclk. 这
CS
逻辑 输入 是 这 碎片 选择 输入. 这个 输入
是 使用 当 多样的 设备 share 这 串行 总线. 一个 下落 边缘
在
CS
也 resets 这 串行 接口 和 places 这 ade7756 在
communications 模式. 这
CS
输入 应当 是 驱动 低 为
这 全部 数据 转移 运作. bringing
CS
高 在 一个 数据
转移 运作 将 abort 这 转移 和 放置 这 串行 总线
在 一个 高 阻抗 状态. 这
CS
逻辑 输入 将 是 系 低 如果
这 ade7756 是 这 仅有的 设备 在 这 串行 总线. 不管怎样,
和
CS
系 低 所有 initiated 数据 转移 行动 必须 是
全部地 完成, i.e., 这 lsb 的 各自 寄存器 必须 是 trans-
ferred 作 那里 是 非 其它 方法 的 bringing 这 ade7756 后面的
在 communications 模式 没有 resetting 这 全部 设备,
i.e., 使用
重置
.
串行 写 运作
这 串行 写 sequence takes 放置 作 跟随. 和 这
ade7756 在 communications 模式 (i.e., 这
CS
输入 逻辑
低), 一个 写 至 这 communications 寄存器 第一 takes 放置.
这 msb 的 这个 字节 转移 是 一个 1, 表明 那 这 数据
转移 运作 是 一个 写. 这 lsbs 的 这个 字节 包含 这
地址 的 这 寄存器 至 是 写 至. 这 ade7756 开始
shifting 在 这 寄存器 数据 在 这 next 下落 边缘 的 sclk.
所有 remaining 位 的 寄存器 数据 是 shifted 在 在 这 下落
边缘 的 subsequent sclk pulses—see 图示 38.
作 explained 早期, 这 数据 写 是 initiated 用 一个 写 至 这
communications 寄存器 followed 用 这 数据. 在 一个 数据
写 运作 至 这 ade7756, 数据 是 transferred 至 所有 在-
碎片 寄存器 一个 字节 在 一个 时间. 之后 一个 字节 是 transferred 在
这 串行 端口, 那里 是 一个 finite 时间 在之前 它 是 transferred 至
一个 的 这 ade7756 在-碎片 寄存器. 虽然 另一 字节
transfer 至 这 串行 端口 能 开始 当 这previous 字节 是
正在 transferred 至 一个 在-碎片 寄存器, 这个 第二 字节 trans-
fer 应当 不 完成 直到 在 least 4
µ
s 之后 这 终止 的 这 previous
字节 转移. 这个 符合实际 是 表示 在 这 定时 speci-
fication t
6
—see 图示 38. 如果 一个 写 运作 是 aborted 在
一个 字节 转移 (
CS
brought 高), 那 字节 将 不 是 写
至 这 destination 寄存器.
destination 寄存器 将 是 向上 至 2 字节 wide—see 寄存器
描述 部分. hence 这 第一 字节 shifted 在 这 串行
端口 在 din 是 transferred 至 这 msb (大多数 重大的 字节)
的 这 destination 寄存器. 如果 这 addressed 寄存器 是 12 位
: 点此下载
