ADE7758
rev. 一个 | 页 11 的 68
管脚 非. Mnemonic 描述
17 VARCF
有反应的 电源 校准 频率 逻辑 输出. 它给 有反应的 电源 或者 apparent 电源 信息
取决于 在 这 设置 的 这 vacf 位 的 这 wavmode 寄存器. 这个 输出 是使用 为 运算的 和
校准 目的. 这 全部-scale 输出 频率 能 是 scaled用 writing 至 这 varcfnum 和
varcfden 寄存器 (看 这 有反应的电源 频率 输出 部分).
18
IRQ 中断 要求 输出. 这个 是 一个 起作用的 低 打开-流 逻辑 输出. maskable中断 包含: 起作用的
活力 寄存器 在 half 水平的, apparent活力 寄存器 在 half 水平的, 和 波形 抽样 向上 至 26 ksps (看
这 ade7758 中断 部分).
19 clkin
主控 时钟 为 adcs 和 数字的 signal 处理. 一个 外部 时钟 能 是 提供 在 这个 逻辑 输入.
alternatively, 一个 并行的 resonant在 结晶 能 是 连接 横过 clkin 和 clkout 至 提供 一个 时钟
源 为 这 ade7758. 这 时钟 频率 为 specified 运作 是 10 mhz. 陶瓷的 加载 电容 的 一个
few tens 的 picofarad 应当 是 使用 和 这 门 oscillator 电路. 谈及 至 这结晶 生产者’s 数据
薄板 为 这 加载 电容 (所需的)东西
20 clkout
一个 结晶 能 是 连接 横过 这个 管脚 和 clkin 作先前 描述 至 提供 一个 时钟 源 为 这
ade7758. 这 clkout 管脚 能 驱动 一个 cmos 加载 当 either 一个 外部 时钟 是 有提供的 在 clkin 或者 一个
结晶 是 正在 使用.
21
CS 碎片 选择. 部分 的 这 4-线 串行 接口. 这个起作用的 低 逻辑 输入 准许 这 ade7758 至 share 这 串行
总线 和 一些 其它 设备 (看 这 ade7758 串行 接口 部分).
22 din
数据 输入 为 这 串行 接口. data 是 shifted 在 在 这个 管脚 在 the 下落 边缘 的 sclk (看 这 ade7758
串行 接口 部分).
23 sclk
串行 时钟 输入 为 这 同步的 serial 接口. 所有 串行 数据 transfers 是 同步 至 这个 时钟
(看 这 ade7758 串行 接口 部分). 这 sclk 有 一个 schmidt-触发 输入 为 使用 和 一个 时钟 源
这个 有 一个 慢 边缘 转变 时间, 为 例子, opto-isolator 输出.
24 dout
数据 输出 为 这 串行 interface. 数据 是 shifted 输出 在这个 管脚 在 这 rising 边缘的 sclk. 这个 逻辑 输出
是 正常情况下 在 一个 高 阻抗 状态, 除非 它 是 driving 数据 面向 这 串行 data 总线 (看 这 ade7758 串行
接口 部分).
: 点此下载
