ADF7020 初步的 技术的 数据
rev. prh | 页 18 的 40
postdemodulator 过滤
一个 第二-顺序, 数字的 低-通过 过滤 removes excess 噪音
从 这 demodulated 位 stream 在 这 输出 的 这
discriminator. 这 带宽 的 这个 postdemodulator 过滤 是
可编程序的 和 必须 是 优化 为 这 用户’s 数据 比率. 如果
这 带宽 是 设置 too narrow, 效能 是 degraded 预定的
至 intersymbol 干扰 (isi). 如果 这 带宽 是 设置 too
宽, excess 噪音 degrades 这 接受者’s 效能.
典型地, 这 3 db 带宽 的 这个 过滤 是 设置 在
大概 0.75 时间 这 用户’s 数据 比率, 使用 位
r4_db(6:15).
位 slicer
这 received 数据 是 recovered 用 门槛 detecting 这 输出
的 这 postdemodulator 低-通过 过滤. 在 这 correlator/
demodulator, 这 二进制的 输出 信号 水平 的 这 频率
discriminator 是 总是 集中 在 零. 因此, 这 slicer
门槛 水平的 能 是 fixed 在 零 和 这 demodulator
效能 是 独立 的这 run-长度 constraints 的 这
transmit 数据 位 stream. 这个 结果 在 强健的 数据 恢复,
这个 做 不 suffer 从 这 classic baseline wander
问题 那 exist 在 这 更多 传统的 fsk demodulators.
频率 errors 是 移除 用 一个 内部的 afc 循环 那
measures 这 平均 如果 频率 在 这 limiter 输出 和
应用 一个 频率 纠正 值 至 这 fractional-n
synthesizer. 这个 循环 应当 是 使活动 当 这 频率
errors 是 更好 比 大概 40% 的 这 transmit
频率 背离 (看 这 afc 部分).
数据 synchronizer
一个 oversampled 数字的 pll 是 使用 至 resynchronize 这
received 位 stream 至 一个 local 时钟. 这 oversampled 时钟 比率
的 这 pll (cdr_clk) 必须 是 设置 在 32 时间 这 数据 比率.
看 这 注释 为 这 寄存器 3—receiver 时钟 寄存器
部分 为 一个 定义 的 如何 至 程序. 这 时钟 恢复
pll 能 accommodate 频率 errors 的 向上 至 ±2%.
fsk correlator 寄存器 settings
至 使能 这 fsk correlator/demodulator, 位 r4_db(5:4)
应当 是 设置 至 [01]. 至 达到 最好的 效能, 这
带宽 的 这 fsk correlator 必须 是 优化 为 这
明确的 背离 频率 那 是 使用 用 这 fsk 传输者.
这 discriminator bw 是 控制 在 寄存器 6 用
r6_db(4:13) 和 是 定义 作
)10800/()_(_
3
××=
KCLKDEMODBWtorDiscrimina
在哪里:
demod_clk
是 作 定义 在 这 寄存器 3—receiver 时钟
寄存器 部分, 便条 2.
K
=
Round
(200e3/
fsk 背离
)
至 优化 这 coefficients 的 这 fsk correlator, 二
额外的 位, r6_db14 和 r6_db29, 必须 是 assigned. 这
值 的 这些 位 取决于 在 whether
K
(作 定义 在之上) 是
odd 或者 甚至. 这些 位 是 assigned 符合 至 表格 7 和
Table8.
表格 7. 当 k 是 甚至
k k/2 r6_db14 r6_db29
甚至 甚至 0 0
甚至 odd 0 1
表格 8. 当 k 是 odd
K (k + 1)/2 r6_db14 r6_db29
odd 甚至 1 0
odd odd 1 1
postdemodulator 带宽 寄存器 settings
这 3 db 带宽 的 这 postdemodulator 过滤 是 控制
用 位 r4_ db(6:15) 和 是 给 用
CLKDEMOD
F
BWSettingDemodPost
截止
_
22
__
10
×π×
=
在哪里
F
截止
是 这 目标 3 db 带宽 在 hz 的 这
postdemodulator 过滤. 这个 应当 典型地 是 设置 至 0.75 时间
这 数据 比率 (dr).
一些 样本 settings 为 这 fsk correlator/demodulator 是
demod_clk
= 5 mhz
DR
= 9.6 kbps
F
DEV
= 20 khz
因此,
F
截止
= 0.75 × 9.6 × 10
3
Hz
邮递_demod_bw
= 2
11
π
7.2 × 10
3
hz/(5 mhz)
邮递_demod_bw
=
Round
(9.26) = 9
和
K
=
Round
(200 khz)/20 khz) = 10
discriminator_bw
= (5 mhz × 10)/(800 × 10
3
) = 62.5 =
63 (rounded 至 最近的 integer)
表格 9.
设置 名字 寄存器 地址 值
邮递_demod_bw r4_db(6:15) 0x09
discriminator bw r6_db(4:13) 0x3F
点 产品 r6_db14 0
rx 数据 invert r6_db29 0
: 点此下载
