首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:124161
 
资料名称:ADP3181JRQZ-RL
 
文件大小: 541.36K
   
说明
 
介绍:
5-Bit or 6-Bit Programmable 2-,3-,4-Phase Synchronous Buck Controller
 
 


: 点此下载
  浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第11页
11
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第12页
12
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第13页
13
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第14页
14

15
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第16页
16
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第17页
17
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第18页
18
浏览型号ADP3181JRQZ-RL的Datasheet PDF文件第19页
19
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ADP3181
rev. 一个 | 页 15 的 24
产品
这 设计 参数 为 一个 典型 adp3181 cpu 应用
是 作 跟随:
输入 电压 (v
) = 12 v
vid 设置 电压 (v
VID
) = 1.500 v
职责 循环 (d) = 0.125
名义上的 输出 电压 在 非 加载 (v
ONL
) = 1.480 v
名义上的 输出 电压 在 65 一个 加载 (
VOFL
) = 1.3825 v
静态的 输出 电压 漏出 为基础 在 一个 1.5 mΩ 加载 线条 (r
O
)
从 非 加载 至 全部 加载:
(v∆) = v
ONL
− v
OFL
v∆ = 1.480 v − 1.3825 v = 97.5 mv
最大 输出 电流 (i
O
) = 65 一个
号码 的 阶段 (n) = 3
切换 frequency 每 阶段 (f
SW
) = 330 khz
设置 这 时钟 频率
这 adp3181 使用 一个 fixed-频率 控制 architecture. 这
频率 是 设置 用 一个 外部 定时 电阻 (r
T
). 这 时钟
频率 和 这 号码 的 阶段 决定 这 切换
频率 每 阶段, 这个 relates 直接地 至 切换 losses
和 这 sizes 的 这 inductors 和 输入 和 输出 电容.
和 n = 3 为 三 阶段, 一个 时钟 频率 的 990 khz sets
这 切换 频率 的 各自 阶段, f
SW
, 至 330 khz, 这个
代表 一个 实际的 trade-止 在 这 切换 losses 和
这 sizes 的 这 输出 过滤 组件.
图示 6显示 那 至
达到 一个 990 khz 振荡器 频率, 这 准确无误的 值 为 r
T
是 200 kΩ. 为 好的 最初的 精度 和 频率 稳固, 它 是
推荐 至 使用 一个 1% 电阻.
软 开始 和 电流 限制 获得-止
延迟 时间
因为 这 软 开始, pwrgd 延迟, 和 电流 限制 获得-
止 延迟 功能 所有 share 这 延迟 管脚, 这些 三
参数 必须 是 考虑 一起. 这 第一 步伐 是 至 设置
C
DLY
为 这 pwrgd 延迟 ramp. 这个 ramp 是 发生 用 一个
20 µa 内部的 电流 源. 这 值 的 r
DLY
有 一个 第二-
顺序 impact 在 这 软 开始 时间 因为 它 sinks 部分 的 这
电流 源 至 地面. 不管怎样, 作 长 作 r
DLY
是 更好
比 200 kΩ, 这个 效应 是 minor. 这 值 为 c
DLY
能 是
近似 使用
)(
)(
v8.22
v8.2
A20
UVPWRGD
VID
PWRGD
DLY
UVPWRGD
VID
DLY
VV
t
R
VV
C
−−
×
×
−−
−μ=
(1)
在哪里 t
PWRGD
是 这 desired pwrgd 延迟 时间 和 v
pwrgd(uv)
这 欠压 门槛 为 这 pwrgd 比较器.
假设 一个 r
DLY
的 250 kΩ 和 一个 desired pwrgd 延迟 时间
的 1 µs, c
DLY
是 12 nf. 这 软 开始 延迟 时间 能 然后 是
计算 使用
DLY
VID
VIDDLY
ss
R
V
VC
t
×
−μ
×
=
2
A20
(2)
once c
DLY
有 被 选择, r
DLY
能 是 计算 为 这
电流 限制 获得-止 时间 使用
DLY
延迟
DLY
C
t
R
×
=
2
(3)
如果 这 结果 为 r
DLY
是 较少 比 200 kΩ, 然后 一个 小 软 开始
时间 应当 是 考虑 用 recalculating 这 等式 为
C
DLY
或者 一个 变长 获得-止 时间 应当 是 使用. 在 非 情况 应当
R
DLY
是 较少 比 200 kΩ. 在 这个 example, 一个 延迟 时间 的 2 ms
给 r
DLY
= 333 kΩ. 这 closest 标准 5% 值 是 330 kΩ.
substituting 330 kΩ 后面的 在 equations 1 和 2 显示 那 这
pwrgd 延迟 和 软 开始 时间 做 不 改变 significantly.
inductor 选择
这 选择 的 电感 为 这 inductor 确定 这 波纹
电流 在 这 inductor. 较少 电感 leads 至 更多 波纹
电流, 这个 增加 这 输出 波纹 电压 和 conduc-
tion losses 在 这 mosfets, 但是 准许 使用 小 大小
inductors 和, 为 一个 指定 顶峰-至-顶峰 瞬时 背离,
较少 总的 输出 电容. 相反地, 一个 高等级的 电感
意思 更小的 波纹 电流 和 减少 传导 losses, 但是
需要 大 大小 inductors 和 更多 输出 电容 为
这 一样 顶峰-至-顶峰 瞬时 背离. 在 任何 multiphase
转换器, 一个 实际的 值 为 这 顶峰-至-顶峰 inductor 波纹
电流 是 较少 比 80% 的 这 最大 直流 电流 在 这
一样 inductor. 等式 3 显示 这 relationship 在 这
电感, 振荡器 频率, 和 顶峰-至-顶峰 波纹
电流 在 这 inductor. 等式 4 确定 这 最小
电感 为基础 在 一个 给 输出 波纹 电压:
Lf
DV
I
SW
VID
波纹
×
=
)1(
(4)
( )(
()
)
波纹
SW
O
VID
Vf
DnDRV
L
×
×−×−××
=
11
(5)
intel 推荐 那 这 波纹 电压 应当 不 超过
10 mv 顶峰-至-顶峰 在 这 插座. solving 等式 4 为 一个 12
mv 顶峰-至-顶峰 输出 波纹 电压 在 这 调整器’s 输出
至 准许 为 drops 通过 这 pcb 查出 产量
( )
nH310
mV12kHz330
375.01875.0m5.1v5.1
=
×
−×
×Ω×
L
(6)
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com