ADS1218
14
SBAS187
电压 涉及
这 电压 涉及 使用 为 这 ads1218 能 也 是
内部的 或者 外部. 这 电源-向上 配置 为 这
电压 涉及 是 2.5v 内部的. 这 选择 为 这
电压 涉及 是 制造 通过 这 状态 配置
寄存器.
这 内部的 电压 涉及 是 可选择的 作 也 1.25v
或者 2.5v (av
DD
= 5v 仅有的). 这 v
REFOUT
管脚 应当 有 一个
0.1
µ
f 电容 至 agnd.
这 外部 电压 涉及 是 差别的 和 是 repre-
sented 用 这 电压 区别 在 这 管脚: +v
REF
和 –v
REF
. 这 绝对 电压 在 也 管脚 (+v
REF
和
–V
REF
) 能 范围 从 agnd 至 av
DD
, 不管怎样, 这
差别的 电压 必须 不 超过 2.5v. 这 差别的
电压 涉及 提供 容易 意思 的 performing
比率计 度量.
V
RCAP
管脚
这个 管脚 提供 一个 绕过 cap 为 噪音 过滤 在 内部的
V
REF
电路系统 仅有的. 这 推荐 电容 是 一个 0.001
µ
F
陶瓷的 cap. 如果 一个 外部 v
REF
是 使用, 这个 管脚 能 是 left
unconnected.
时钟 发生器
这 时钟 源 为 这 ads1218 能 是 提供 从 一个
结晶, 陶瓷的 共振器, 振荡器, 或者 外部 时钟. 当
这 时钟 源 是 一个 结晶 或者 陶瓷的 共振器, 外部
电容 必须 是 提供 至 确保 开始-向上 和 一个 稳固的
时钟 频率. 这个 是 显示 在 图示 4 和 表格 i.
数字的 i/o 接口
这 ads1218 有 第八 管脚 专心致志的 为 数字的 i/o. 这
default 电源-向上 情况 为 这 数字的 i/o 管脚 是 作
输入. 所有 的 这 数字的 i/o 管脚 是 individually configurable
作 输入 或者 输出. 它们 是 配置 通过 这 dir
控制 寄存器. 这 dir 寄存器 定义 whether 这 管脚 是 一个
输入 或者 输出, 和 这 dio 寄存器 定义 这 状态 的 这
数字的 输出. 当 这 数字的 i/o 是 配置 作 输入,
dio 是 使用 至 读 这 状态 的 这 管脚.
串行 接口
这 串行 接口 是 标准 四-线 spi 兼容 (d
在
,
D
输出
, sclk, 和 cs). 这 ads1218 也 提供 这 flexibil-
ity 至 选择 这 极性 的 这 串行 时钟 通过 这 pol
管脚. 这 串行 接口 能 是 clocked 向上 至 f
OSC
/4. 如果 cs
变得 高, 这 串行 接口 是 重置. 当 cs 变得 低,
一个 新 command 是 预期的.
这 串行 接口 运作 independently 的 drdy. drdy
是 使用 至 表明 有效性 的 数据 在 这 dor. 在 顺序 至
确保 这 validity 的 这 数据 正在 读, dor 定时
(所需的)东西 必须 是 符合.
dsync 运作
dsync 是 使用 至 提供 为 同步 的 这 一个/d
转换 和 一个 外部 事件. 同步 能 是
达到 也 通过 这 dsync 管脚 或者 这 dsync
command. 当 这 dsync 管脚 是 使用, 这 过滤 计数器
是 重置 在 这 下落 边缘 的 dsync. 这 modulator 是 使保持
在 重置 直到 dsync 是 带去 高. 同步
occurs 在 这 next rising 边缘 的 这 系统 时钟 之后
dsync 是 带去 高.
当 这 dsync command 是 sent, 这 过滤 计数器 是
重置 之后 这 last sclk 在 这 dsync command. 这
modulator 是 使保持 在 重置 直到 这 next 边缘 的 sclk 是
发现. 同步 occurs 在 这 next rising 边缘 的
这 系统 时钟 之后 这 第一 sclk 之后 这 dsync
command.
电源-up—supply 电压 ramp 比率
这 电源-在 重置 电路系统 是 设计 至 accommodate
数字的 供应 ramp 比率 作 慢 作 1v/10ms. 至 确保
恰当的 运作, 这 电源 供应 应当 ramp monotoni-
cally. 这 por issues 这 重置 command 作 描述
在下.
重置
那里 是 三 方法 的 重置. 这 重置 管脚, 这
重置 command, 和 这 sclk 重置 模式. 它们 所有
执行 这 一样 函数. 之后 一个 重置, 这 flash 数据
值 从 页 0 是 承载 在 内存, subsequently 数据
值 从 bank 0 的 内存 是 承载 在 这 configura-
tion 寄存器.
图示 4. 结晶 或者 陶瓷的 共振器 连接.
时钟 部分
源 频率 C
1
C
2
号码
结晶 2.4576 0-20pf 0-20pf ecs, ecsd 2.45 - 32
结晶 4.9152 0-20pf 0-20pf ecs, ecsl 4.91
结晶 4.9152 0-20pf 0-20pf ecs, ecsd 4.91
结晶 4.9152 0-20pf 0-20pf cts, mp 042 4m9182
表格 i. 典型 时钟 来源.
C
1
结晶
或者
陶瓷的 共振器
X
在
X
输出
C
2
: 点此下载
