首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:124602
 
资料名称:ADS1244IDGST
 
文件大小: 292.95K
   
说明
 
介绍:
Low-Power, 24-Bit ANALOG-TO-DIGITAL CONVERTER
 
 


: 点此下载
  浏览型号ADS1244IDGST的Datasheet PDF文件第3页
3
浏览型号ADS1244IDGST的Datasheet PDF文件第4页
4
浏览型号ADS1244IDGST的Datasheet PDF文件第5页
5
浏览型号ADS1244IDGST的Datasheet PDF文件第6页
6

7
浏览型号ADS1244IDGST的Datasheet PDF文件第8页
8
浏览型号ADS1244IDGST的Datasheet PDF文件第9页
9
浏览型号ADS1244IDGST的Datasheet PDF文件第10页
10
浏览型号ADS1244IDGST的Datasheet PDF文件第11页
11
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ADS1244
7
SBAS273
www.德州仪器.com
OVERVIEW
这 ads1244 是 一个 一个/d 转换器 包括 的 一个 3rd-顺序
modulator followed 用 一个 数字的 过滤. 这 modulator measures
这 差别的 输入 信号 v
= (ainp
ainn) 相反 这
差别的 涉及 v
REF
= (vrefp
vrefn). 图示 1
显示 一个 conceptual 图解. 这 差别的 涉及 是
scaled 内部 所以 那 这 全部-规模 输入 范围 是
±
2V
REF
.
这 数字的 过滤 receives 这 modulator
s 信号 和 提供
一个 低-噪音 数字的 输出. 这 过滤 也 sets 这 频率
回馈 的 这 转换器 和 提供 50hz 和 60hz
拒绝 当 安排好 在 一个 单独的 转换 循环. 一个 2-线
串行 接口 indicates 转换 completion 和 提供
这 用户 和 这 输出 数据.
这 常量 charging 的 这 输入 电容 presents 一个 加载
在 这 输入 那 能 是 represented 用 有效的 imped-
ances. 图示 4 显示 这 输入 电路系统 和 这 电容
和 switches 的 图示 2 replaced 用 它们的 有效的 imped-
ances. 这些 阻抗 规模 inversely 和 f
CLK
fre-
quency. 为 例子, 如果 f
CLK
s 频率 是 减少 用 一个
因素 的 2, 这 阻抗 将 翻倍.
图示 1. conceptual 图解 的 这 ads1244.
Modulator
数字的
过滤 和
串行
接口
Σ
2
VREFP VREFN
V
REF
Σ
AINN
AINP
drdy/dout
SCLK
CLK
V
2V
REF
相似物 输入 (ainp, ainn)
这 输入 信号 至 是 量过的 是 应用 至 这 输入 管脚
ainp 和 ainn. 这 ads1244 accepts 差别的 输入
信号, 但是 能 也 measure 单极的 信号. 当 mea-
suring 单极的 (或者
单独的-结束
信号) 和 遵守 至
地面, 连接 这 负的 输入 (ainn) 至 地面 和
连接 这 输入 信号 至 这 积极的 输入 (ainp). 便条
那 当 这 ads1244 是 使用 这个 方法, 仅有的 half 的 这
转换器
s 全部-规模 范围 是 使用 自从 仅有的 积极的 数字的
输出 代号 将 是 生产.
这 ads1244 measures 这 输入 信号 使用 内部的
电容 那 是 continuously charged 和 释放.
图示 2 显示 一个 simplified 图式 的 这 ads1244
s
输入 电路系统 和 图示 3 表明 这 开关 timings 的
这 switches. s
1
switches 关闭 在 这 输入 抽样
阶段. 和 s
1
关闭, c
A1
charges 至 ainp,
C
A2
charges 至
ainn, 和 c
B
charges 至 (ainp
ainn). 为 这 释放
阶段, s
1
opens 第一 和 然后 s
2
closes. c
A1
和 c
A2
释放 至 大概 avdd/2 和 c
B
discharges 至
0v. 这个 2-阶段 样本/释放 循环 repeats 和 一个
频率 的 f
CLK
/128 (19.2khz 为 f
CLK
= 2.4576mhz).
图示 2. simplified 输入 结构.
S
1
AVDD
静电释放 保护
AINP
avdd/2
C
A1
= 4pf
C
B
= 8pf
C
A2
= 4pf
S
2
S
1
AVDD
AINN
avdd/2
S
2
图示 3. s
1
和 s
2
转变 定时 为 图示 1.
S
1
S
2
t
样本
= 128/f
CLK
图示 4. 有效的 相似物 输入 阻抗.
Zeff
一个
= t
样本
/c
A1
= 13m
(1)
Zeff
B
= t
样本
/c
B
= 6.5m
(1)
Zeff
一个
= t
样本
/c
A2
= 13m
(1)
便条: (1) f
CLK
= 2.4576mhz.
AINP
AINN
avdd/2
avdd/2
静电释放 二极管 保护 这 输入. 至 保持 这些 二极管 从 turning
在, 制造 确信 这 电压 在 这 输入 管脚 做 不 go 在下
地 用 更多 比 100mv, 和 likewise 做 不 超过 avdd 用
100mv: 地
100mv < (ainp, ainn) < avdd + 100mv.
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com