sbas286a −六月 2003 − 修订 march 2004
www.德州仪器.com
18
multichannel 系统
多样的 ads1224s 能 是 运作 在 并行的 至
measure多样的输入信号. 图示 31 显示 一个
例子的 一个 第八-频道 系统. 为 simplicity, 这
供应 和 涉及 电路系统 是 不 显示. 这
一样 clk 信号 应当 是 应用 至 所有 设备. 至
同步 这 ads1224s, 连接 这 一样 sclk
信号 至 所有 设备. 然后 放置 所有 这 设备 在
备用物品 模式. afterwards, 开始 一个 转换 将
同步所有 这 ads1224s; 那 是, 它们 将 样本
这 输入 信号 同时发生地. 这 drdy/dout
输出将 go 低 在 大概 这 一样 时间 之后
同步. 当 读 数据 从 这 设备,
这 数据 呈现 在 并行的 在 drdy/dout 作 一个 结果
的 这 一般 sclk 连接.
这 下落 edges 的 drdy
/dout, 表明 那 新
数据 是 准备好, 将 相异 和 遵守 至 各自 其它 非
更多 比 时间 t
13
. 这个 变化 是 预定的 至 可能
differences 在这 ads1224 内部的 校准 settings.
至 账户 为 这个, 当 使用 多样的 设备, 也
wait 为 t
13
至 通过 之后 seeing 一个 drdy/dout go
低, 或者 wait 直到 所有 drdy/douts有 gone 低 在之前
retrieving 数据.
便条 那 changing 途径 (使用 这 mux0 和
mux1 管脚), 或者 使用 这 输入 缓存区 (bufen) 或者 这
温度传感器 (tempen), 将 需要 更多 小心
至 settle 这 数字的 过滤. 为 例子, 如果 这 mux0 管脚
是 toggled 在 一个 设备 和 不 这 其它, 这
DRDY/dout 线条 将是 使保持 高 直到 这 转换
settles 在这 第一 设备. 这 latter 设备 将 continue
conversions 通过 这个 时间. 看 这
安排好 时间
部分 的 这个 数据手册 为 更远 详细信息.
CLK
SCLK
drdy/dout
AINP1
AINN1
AINP4
AINN4
MUX0
MUX1
ADS1224
MUX 选择
输入
OUT1
CLK 和 SCLK
来源
OUT1
OUT2
t
13
…
CLK
SCLK
drdy/dout
AINP1
AINN1
AINP4
AINN4
MUX0
MUX1
ADS1224
MUX 选择
输入
OUT2
…
标识 描述 最小值 最大值 单位
t
13
(1)
区别在 drdy/doutsgoing 低 在 multichannel
±
0.8 ms
系统
(1)
值 给 为 f
CLK
= 2mhz. 为 不同的 f
CLK
发生率, 规模 均衡的 至 clk 时期.
图示 31. 例子 的 使用 多样的 ads1224s 在 并行的
: 点此下载
