ads1242, 1243
14
SBAS235B
www.德州仪器.com
图示 7. 相似物/数据 接口 管脚.
IOCON
一个
在
x/dx
至 相似物 mux
dio 写
DIR
dio 读
excess 电流 消耗. 如果 这 管脚 是 配置 作 一个
输出 在 这 dir 寄存器, 然后 这 相应的 dio
寄存器 位 值 确定 这 状态 的 这 输出 管脚
(0 = 地, 1 = v
DD
).
它 是 安静的 可能 至 执行 一个/d conversions 在 一个 管脚
配置 作 数据 i/o. 这个 将 是 有用的 作 一个 测试 模式,
在哪里 这 数据 i/o 管脚 是 驱动 和 一个 一个/d 转换 是
完毕 在 这 管脚.
串行 附带的 接口
这 串行 附带的 接口 (spi) 准许 一个 控制 至
communicate synchronously 和 这 ads1242 和 ads1243.
这 ads1242 和 ads1243 运作 在 从动装置-仅有的 模式.
这 串行 接口 是 一个 标准 四-线 spi (
CS
, sclk,
D
在
和 d
输出
) 接口.
碎片 选择 (
CS
)
这 碎片 选择 (
CS
) 输入 必须 是 externally asserted
在之前 communicating 和 这 ads1242 或者 ads1243.
CS
必须 停留 低 为 这 持续时间 的 这 交流.
Whenever
CS
变得 高, 这 串行 接口 是 重置.
CS
将 是 hard-连线的 低.
串行 时钟 (sclk)
这 串行 时钟 (sclk) 特性 一个 施密特-triggered 输入
和 是 使用 至 时钟 d
在
和 d
输出
数据. 制造 确信 至 有
一个 clean sclk 至 阻止 意外的 翻倍-shifting 的 这
数据. 如果 sclk 是 不 toggled 在里面 三
DRDY
脉冲, 这
串行 接口 resets 在 这 next sclk 脉冲波 和 开始 一个
新 交流 循环. 一个 特定的 模式 在 sclk resets
这 全部 碎片; 看 这 重置 部分 为 额外的 informa-
tion.
数据 输入 (d
在
) 和 数据 输出 (d
输出
)
这 数据 输入 (d
在
) 和 数据 输出 (d
输出
) receive 和 send
数据 从 这 ads1242 和 ads1243. d
输出
是 高 imped-
ance 当 不 在 使用 至 准许 d
在
和 d
输出
至 是 连接
一起 和 驱动 用 一个 双向的 总线. 便条: 这 读
数据 持续的 模式 (rdatac) command 应当 不 是
issued 当 d
在
和 d
输出
是 连接. 当 在 rdatac
模式, d
在
looks 为 这 stopc 或者 重置 command. 如果
也 的 这些 8-位 字节 呈现 在 d
输出
(这个 是 con-
nected 至 d
在
), 这 rdatac 模式 ends.
数据 准备好 (
DRDY
) 管脚
这
DRDY
线条 是 使用 作 一个 状态 信号 至 表明 当
数据 是 准备好 至 是 读 从 这 内部的 数据 寄存器.
DRDY
变得 低 当 一个 新 数据 文字 是 有 在 这
dor 寄存器. 它 是 重置 高 当 一个 读 运作 从
这 数据 寄存器 是 完全. 它 也 变得 高 较早的 至 这
updating 的 这 输出 寄存器 至 表明 当 不 至 读
从 这 设备 至 确保 那 一个 数据 读 是 不 attempted
当 这 寄存器 是 正在 updated.
这 状态 的
DRDY
能 也 是 得到 用 interrogating 位
7 的 这 acr 寄存器 (地址 2
H
). 这 串行 接口 能
运作 在 3-线 模式 用 tying 这
CS
输入 低. 在 这个
情况, 这 sclk, d
在
, 和 d
输出
线条 是 使用 至 communi-
cate 和 这 ads1242 和 ads1243. 这个 scheme 是
合适的 为 接合 至 微控制器. 如果
CS
是 必需的
作 一个 解码 信号, 它 能 是 发生 从 一个 端口 位 的
这 微控制器.
电源-up—supply 电压 ramp 比率
这 电源-在 重置 电路系统 是 设计 至 accommodate
数字的 供应 ramp 比率 作 慢 作 1v/10ms. 至 确保
恰当的 运作, 这 电源 供应 应当 ramp monotoni-
cally.
: 点此下载
