26
ads1212, 1213
®
同步 多样的 转换器
一个 负的 going 脉冲波 在 dsync 能 是 使用 至 synchro-
nize 多样的 ads1212/13s. 这个 假设 那 各自
ads1212 是 驱动 从 这 一样 主控 时钟 和 是 设置 至
这 一样 decimation 比率 和 turbo 模式 比率. 这
影响 那 这个 信号 有 在 数据 输出 定时 在 一般 是
discussed 在 这 串行 接口 部分.
这 concern here 是 what 发生 如果 这 dsync 输入 是
完全地 异步的 至 这个 主控 时钟. 如果 这 dsync
输入 rises 在 一个 核心的 要点 在 relation 至 这 主控 时钟
输入, 然后 一些 ads1212/13s 将 开始-向上 一个 x
在
时钟
循环 在之前 这 其他. 因此, 这 输出 数据 将 是 syn-
chronized, 但是 仅有的 至 在里面 一个 x
在
时钟 循环.
为 许多 产品, 这个 将 是 更多 比 足够的. 在
这些 具体情况, 这 定时 symbols 这个 联系 这 dsync
信号 至 这 x
在
信号 能 是 ignored. 为 其它 多样的-
转换器 产品, 这个 一个 x
在
时钟 循环 区别
可以 是 一个 问题. 这些 类型 的 产品 将
包含 使用 这 drdy 和/或者 这 sclk 输出 从 一个
ads1212/13 作 这 “master” 信号 为 所有 转换器.
至 确保 精确的 同步 至 这 一样 x
在
边缘, 这
定时 relationship 在 这 dsync 和 x
在
信号,
作 显示 在 图示 22, 必须 是 observed. 图示 23 显示
一个 简单的 电路 这个 能 是 使用 至 时钟 多样的
ads1212/13s 从 一个 ads1212/13, 作 好 作 至 确保
那 一个 异步的 dsync 信号 将 exactly synchro-
nize 所有 这 转换器.
图示 22. dsync 至 x
在
定时 为 同步
mutliple ads1212/13s.
串行 接口
这 ads1212/13 包含 一个 有伸缩性的 串行 接口 这个
能 是 连接 至 微控制器 和 数字的 信号
processors 在 一个 多样性 的 方法. along 和 这个 flexibility,
那里 是 也 一个 好的 deal 的 complexity. 这个 部分 de-
scribes 这 trade-offs 在 这 不同的 类型 的 interfac-
ing 方法 在 一个 顶-向下 approach—starting 和 这
整体的 流动 和 控制 的 串行 数据, 移动的 至 明确的
接口 examples, 和 然后 供应 信息 在 vari-
ous issues related 至 这 串行 接口.
多样的 说明
这 一般 定时 图解 这个 呈现 全部地 这个
数据 薄板 显示 串行 交流 至 和 从 这
ads1212/13 occurring 在 这 drdy 低 时期 (看
计算数量 4 通过 10 和 图示 36). 这个 交流
代表 一个 操作指南 那 是 executed 用 这 ads1212/
13, 结果 在 一个 单独的 读 或者 写 的 寄存器 数据.
不管怎样, 更多 比 一个 操作指南 能 是 executed 用 这
ads1212/13 在 任何 给 转换 时期 (看 图-
ure 24). 便条 那 drdy 仍然是 高 在 这 subse-
quent 说明. 那里 是 一些 重要的 restrictions
在 如何 和 当 多样的 说明 能 是 issued 在
任何 一个 转换 时期.
DRDY
串行
i/o
24 • t
XIN
内部的
更新 的 dor
图示 24. 定时 的 数据 输出 寄存器 更新.
这 第一 restriction 是 那 这 转换器 必须 是 在 这 从动装置
模式. 那里 是 非 provision 为 多样的 说明 当
这 ads1212/13 是 运行 在 这 主控 模式. 这
第二 是 那 一些 说明 将 生产 invalid 结果
如果 started 在 这 终止 的 一个 转换 时期 和 carried 在
这 开始 的 这 next 转换 时期.
图示 23. exactly 同步 多样的 ads1212/13s 至 一个 异步的 dsync 信号.
C
2
6pF
C
1
6pF
XTAL
DSYNC
X
在
X
输出
DGND
ads1212/13
SDOUT
SDIO
SCLK
DV
DD
D
CLK
1/2 74hc74
1/6 74hc04
Q
Q
DSYNC
X
在
X
输出
DGND
ads1212/13
SDOUT
SDIO
SCLK
DV
DD
DSYNC
X
在
X
输出
DGND
ads1212/13
SDOUT
SDIO
SCLK
DV
DD
异步的
DSYNC
Strobe
DGND
t
33
t
34
t
35
X
在
DSYNC