rev. b
ADuC824
–19–
管脚 函数 描述
管脚
非. Mnemonic 类型
*
描述
1 p1.0/t2 i/o 端口 1.0 能 函数 作 一个 数字的 输入 或者 数字的 输出 和 有 一个 拉-向上 配置 作
描述 在下 为 端口 3. p1.0 有 一个 增加 电流 驱动 下沉 能力 的 10 毫安 和 能
也 是 使用 至 提供 一个 时钟 输入 至 计时器 2. 当 使能, 计数器 2 是 incremented 在
回馈 至 一个 负的 转变 在 这 t2 输入 管脚.
2 p1.1/t2ex i/o 端口 1.1 能 函数 作 一个 数字的 输入 或者 数字的 输出 和 有 一个 拉-向上 配置 作
描述 在下 为 端口 3. p1.1 有 一个 增加 电流 驱动 下沉 能力 的 10 毫安 和
能 也 是 使用 至 提供 一个 控制 输入 至 计时器 2. 当 使能, 一个 负的 转变 在
这 t2ex 输入 管脚 将 导致 一个 计时器 2 俘获 或者 再装填 事件.
3 p1.2/d交流/iexc1 i/o 端口 1.2. 这个 管脚 有 非 数字的 输出 驱动器; 它 能 函数 作 一个 数字的 输入 为 这个 ‘0’
必须 是 写 至 这 端口 位. 作 一个 数字的 输入, p1.2 必须 是 驱动 高 或者 低 externally.
这 电压 输出 从 这 dac 能 也 是 配置 至 呈现 在 这个 管脚. 如果 这 dac
输出 是 不 正在 使用, 一个 或者 两个都 的 这 excitation 电流 来源 (200
µ
一个 或者 2
×
200
µ
一个)
能 是 编写程序 至 是 sourced 在 这个 管脚.
4 p1.3/ain5/iexc2 I 端口 1.3. 这个 管脚 有 非 数字的 输出 驱动器; 它 能 函数 作 一个 数字的 输入 为 这个 ‘0’ 必须
是 写 至 这 端口 位. 作 一个 数字的 输入, p1.3 必须 是 驱动 高 或者 低 externally. 这个
管脚 能 提供 一个 相似物 输入 (ain5) 至 这 auxiliary 模数转换器 和 一个 或者 两个都 的 这 excitation
电流 来源 (200
µ
一个 或者 2
×
200
µ
一个) 能 是 编写程序 至 是 sourced 在 这个 管脚.
5AV
DD
S 相似物 供应 电压, 3 v 或者 5 V
6 AGND S 相似物 地面. 地面 涉及 管脚 为 这 相似物 电路系统
7 refin(–) I 涉及 输入, 负的 终端
8 refin(+) I 涉及 输入, 积极的 终端
9–11 p1.4–p1.6 I 端口 1.4 至 p1.6. 这些 管脚 有 非 数字的 输出 驱动器; 它们 能 函数 作 数字的 输入,
为 这个 ‘0’ 必须 是 写 至 这 各自的 端口 位. 作 一个 数字的 输入, 这些 管脚 必须 是
驱动 高 或者 低 externally. 这些 端口 管脚 也 有 这 下列的 相似物 符合实际:
p1.4/ain1 I primary 模数转换器 频道, 积极的 相似物 输入
p1.5/ain2 I primary 模数转换器 频道, 负的 相似物 输入
p1.6/ain3 I auxiliary 模数转换器 输入 或者 muxed primary 模数转换器 频道, 积极的 相似物 输入
12 p1.7/ain4/dac i/o 端口 1.7. 这个 管脚 有 非 数字的 输出 驱动器; 它 能 函数 作 一个 数字的 输入 为 这个 ‘0’ 必须 是
写 至 这 端口 位. 作 一个 数字的 输入, p1.7 必须 是 驱动 高 或者 低 externally. 这个 管脚 能
提供 一个 相似物 输入 (ain4) 至 这 auxiliary 模数转换器 或者 muxed primary 模数转换器 频道, 负的
相似物 输入. 这 电压 输出 从 这 dac 能 也 是 配置 至 呈现 在 这个 管脚.
13
SS
I 从动装置 选择 输入 为 这 spi 接口. 一个 弱 拉-向上 是 呈现 在 这个 管脚.
14 MISO i/o 主控 输入/从动装置 输出 为 这 spi 接口. 那里 是 一个 弱 拉-向上 在 这个 输入 管脚.
15 重置 I 重置 输入. 一个 高 水平的 在 这个 管脚 为 24 核心 时钟 循环 当 这 振荡器 是 运动 resets
这 设备. 那里 是 一个 弱 拉-向下 和 一个 施密特 触发 输入 平台 在 这个 管脚. 外部
por (电源-在 重置) 电路系统 必须 是 增加 至 驱动 这 重置 管脚 作 描述 后来的 在
这个 数据 薄板.
16–19 p3.0–p3.3 i/o p3.0–p3.3 是 双向的 端口 管脚 和 内部的 拉-向上 电阻器. 端口 3 管脚 那 有 1s 写
至 它们 是 牵引的 高 用 这 内部的 拉-向上 电阻器, 和 在 那 状态 能 是 使用 作 输入.
作 输入, 端口 3 管脚 正在 牵引的 externally 低 将 源 电流 因为 的 这 内部的 拉-向上
电阻器. 当 驱动 一个 0-至-1 输出 转变, 一个 强 拉-向上 是 起作用的 为 二 核心 时钟
时期 的 这 操作指南 循环. 端口 3 管脚 也 有 各种各样的 secondary 功能 描述 在下.
p3.0/rxd i/o 接受者 数据 输入 (异步的) 或者 数据 输入/输出 (同步的) 的 串行 (uart) port.
p3.1/txd i/o 传输者 数据 输出 (异步的) 或者 时钟 输出 (同步的) 的 串行 (uart) 端口.
p3.2/
INT0
i/o 中断 0, 可编程序的 边缘 或者 水平的 triggered 中断 输入, 这个 能 是 编写程序
至 一个 的 二 priority 水平. 这个 管脚 能 也 是 使用 作 一个 门 控制 输入 至 timer0.
p3.3/
INT1
i/o 中断 1, 可编程序的 边缘-或者 水平的-triggered 中断 输入, 这个 能 是 编写程序
至 一个 的 二 priority 水平. 这个 管脚 能 也 是 使用 作 一个 门 控制 输入 至 timer1.
20, 34, 48 DV
DD
S 数字的 供应, 3 v 或者 5 V
21, 35, 47 DGND S 数字的 地面, 地面 涉及 要点 为 这 数字的 电路系统
: 点此下载
